压缩包 : 121114121pcirtl.rar 列表
rtl\verilog\bus_commands.v
rtl\verilog\pci_async_reset_flop.v
rtl\verilog\pci_bridge32.v
rtl\verilog\pci_cbe_en_crit.v
rtl\verilog\pci_conf_cyc_addr_dec.v
rtl\verilog\pci_conf_space.v
rtl\verilog\pci_constants.v
rtl\verilog\pci_cur_out_reg.v
rtl\verilog\pci_delayed_sync.v
rtl\verilog\pci_delayed_write_reg.v
rtl\verilog\pci_frame_crit.v
rtl\verilog\pci_frame_en_crit.v
rtl\verilog\pci_frame_load_crit.v
rtl\verilog\pci_in_reg.v
rtl\verilog\pci_io_mux.v
rtl\verilog\pci_io_mux_ad_en_crit.v
rtl\verilog\pci_io_mux_ad_load_crit.v
rtl\verilog\pci_irdy_out_crit.v
rtl\verilog\pci_mas_ad_en_crit.v
rtl\verilog\pci_mas_ad_load_crit.v
rtl\verilog\pci_mas_ch_state_crit.v
rtl\verilog\pci_master32_sm.v
rtl\verilog\pci_master32_sm_if.v
rtl\verilog\pci_out_reg.v
rtl\verilog\pci_par_crit.v
rtl\verilog\pci_parity_check.v
rtl\verilog\pci_pci_decoder.v
rtl\verilog\pci_pci_tpram.v
rtl\verilog\pci_pcir_fifo_control.v
rtl\verilog\pci_pciw_fifo_control.v
rtl\verilog\pci_pciw_pcir_fifos.v
rtl\verilog\pci_perr_crit.v
rtl\verilog\pci_perr_en_crit.v
rtl\verilog\pci_ram_16x40d.v
rtl\verilog\pci_rst_int.v
rtl\verilog\pci_serr_crit.v
rtl\verilog\pci_serr_en_crit.v
rtl\verilog\pci_spoci_ctrl.v
rtl\verilog\pci_sync_module.v
rtl\verilog\pci_synchronizer_flop.v
rtl\verilog\pci_target32_clk_en.v
rtl\verilog\pci_target32_devs_crit.v
rtl\verilog\pci_target32_interface.v
rtl\verilog\pci_target32_sm.v
rtl\verilog\pci_target32_stop_crit.v
rtl\verilog\pci_target32_trdy_crit.v
rtl\verilog\pci_target_unit.v
rtl\verilog\pci_user_constants.v
rtl\verilog\pci_wb_addr_mux.v
rtl\verilog\pci_wb_decoder.v
rtl\verilog\pci_wb_master.v
rtl\verilog\pci_wb_slave.v
rtl\verilog\pci_wb_slave_unit.v
rtl\verilog\pci_wb_tpram.v
rtl\verilog\pci_wbr_fifo_control.v
rtl\verilog\pci_wbs_wbb3_2_wbb2.v
rtl\verilog\pci_wbw_fifo_control.v
rtl\verilog\pci_wbw_wbr_fifos.v
rtl\verilog\timescale.v
rtl\verilog\transcript
rtl\verilog
rtl