本文首先介绍了几种LDPC码的编译码算法，同时推导了译码错误概率和密度进化
过程，讨论了信道参数的门限效应。接着对LDPC码二分图中长度为4的环进行了深入
研究，提出了一种LDPC码校验矩阵的消4一环生成算法，采用Matlab和VC++融合编程
方式，完成了此算法的程序设计。此算法不仅可生成二进制LDPC码的校验矩阵，并且
对算法修正后，也可生成多进制LDPC码的校验矩阵。采用此算法后可避免LDPC码译
码过程中的重复迭代，显著提高了短帧LDPC码的误比特率性能。同时对不同参数对
LDPC码性能的影响进行了仿真，得到了一些结论。最后，利用VHDL语言在复杂可编
程逻辑器件(CPLD)上完成了LDPC码编码器的硬件实现。另外，给出了LDPC码译
码器硬件实现的整体结构图，结合对数似然比域内的置信传播迭代译码(LLR-BP)算
法，对译码器的各个模块进行了详细阐述。(Research and implementation of LDPC coding and decoding technology)