文件名称:lab4
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog lab4 is used for learning vivado
相关搜索： vivado
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clk_div.v
clk_gen.v
clkx_bus.v
clogb2.txt
cmd_parse.v
dac_spi.v
debouncer.v
lb_ctl.v
meta_harden.v
out_ddr_flop.v
reset_bridge.v
resp_gen.v
rst_gen.v
samp_gen.v
samp_ram.v
testpattern.txt
to_bcd.v
uart_baud_gen.v
uart_rx.v
uart_rx_ctl.v
uart_tx.v
uart_tx_ctl.v
wave_gen.v
wave_gen_pins_basys3.xdc
wave_gen_pins_nexys4.xdc
wave_gen_timing.xdc
clk_gen.v
clkx_bus.v
clogb2.txt
cmd_parse.v
dac_spi.v
debouncer.v
lb_ctl.v
meta_harden.v
out_ddr_flop.v
reset_bridge.v
resp_gen.v
rst_gen.v
samp_gen.v
samp_ram.v
testpattern.txt
to_bcd.v
uart_baud_gen.v
uart_rx.v
uart_rx_ctl.v
uart_tx.v
uart_tx_ctl.v
wave_gen.v
wave_gen_pins_basys3.xdc
wave_gen_pins_nexys4.xdc
wave_gen_timing.xdc