文件名称:decoder3_8
介绍说明－－下载内容均来自于网络，请自行研究使用
输入信号为3位的in，输出信号为8位的out，实现3-8译码器的功能(The input of 3 bits, 2 hexadecimal number translated into 10 hexadecimal output)
相关搜索： 3-8译码器的设计与仿真
(系统自动生成,下载前可以参看下载内容)
下载文件列表
decoder3_8\verilog.asm
decoder3_8\verilog.rw
decoder3_8\_primary.dat
decoder3_8\_primary.dbs
decoder3_8\_primary.vhd
decoder3_8
decoder3_8\verilog.rw
decoder3_8\_primary.dat
decoder3_8\_primary.dbs
decoder3_8\_primary.vhd
decoder3_8