文件名称:AlteraLab1
介绍说明－－下载内容均来自于网络，请自行研究使用
To design Fibonacci Sequence using Verilog. SOFTWARES USED: Xilinx Synthesis Tool ISE 9.2i INTRODUCTION. Hardware descr iption language (HDL) is a general-purpose language intended to describe circuits textually,
相关搜索： vhdl
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| AlteraLab1\lab1_Verilog.pdf | 86591 | 2014-07-09 |
| AlteraLab1 |