文件名称:状态机

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • 上传时间:
  • 2017-12-20
  • 文件大小:
  • 1kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • vict*****
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

设计一个简单的数字电路用于电子卖报机,要求如下:
报纸价格为1.5元;投币器只接受5角和1元硬币;投币器不找零。当投入金额合适时,报纸出口打开,否则关闭。用Verilog完成设计。(The design of a simple digital circuit for electronic selling machine, the following:
The price is 1.5 yuan; the coin only accept 5 cents and $1 coin coin does not change. When the amount of input is suitable, the export of the newspaper is opened, otherwise it will be closed. Use Verilog to complete the design.)
相关搜索: verilog
卖报机

(系统自动生成,下载前可以参看下载内容)

下载文件列表

文件名大小更新时间
状态机\hw3_1.v 2302 2017-12-10
状态机\hw3_1_tb.v 1214 2017-12-02
状态机

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org