文件名称:Verilog秒表设计
介绍说明--下载内容均来自于网络,请自行研究使用
用verilog在basys2开发板上实现一个具有置零、开始、暂停、记忆功能的秒表。(Implement a stopwatch which containing reset,pause,start,memory functions with the verilog on the vivado based on the basys2 development board.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
文件名 | 大小 | 更新时间 |
---|---|---|
Verilog秒表设计.doc | 775168 | 2017-12-11 |