文件名称:Clock_Synchronization_Module
介绍说明－－下载内容均来自于网络，请自行研究使用
数字接收机中频部分数字时钟的设计
包括matlab仿真
verilog代码、
testbench代码
以及word设计文档(Design of medium frequency digital clock in digital receiver
Including Matlab simulation
Verilog, testbench code, and design documents)
包括matlab仿真
verilog代码、
testbench代码
以及word设计文档(Design of medium frequency digital clock in digital receiver
Including Matlab simulation
Verilog, testbench code, and design documents)
相关搜索： 频谱分析数字部分时钟同步模块
(系统自动生成,下载前可以参看下载内容)