文件名称:PWM
介绍说明－－下载内容均来自于网络，请自行研究使用
利用Verilog语言设计一个PWM控制器，实现：控制器输入时钟1MHz；控制器输出脉冲周期1kHz，脉宽最小调节步长0.1%。(The Verilog language is used to design a PWM controller, which is realized: the controller input clock 1MHz; the controller output pulse cycle 1kHz, and the pulse width minimum adjustment step 0.1%.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| PWM\lr_PWM.png | 4747 | 2017-11-03 |
| PWM\lr_PWM.v | 2406 | 2017-11-03 |
| PWM\lr_PWM_1.png | 9631 | 2017-11-03 |
| PWM\lr_PWM_tb.v | 982 | 2017-11-03 |
| PWM\实现内容.txt | 358 | 2017-11-29 |
| PWM\接口逻辑图.jpg | 49080 | 2017-11-03 |
| PWM |