文件名称:Verilog_Ip_PLL
介绍说明--下载内容均来自于网络,请自行研究使用
使用verilog 硬件描述语言编写的PLL调用程序,希望对大家有帮助!(Using Verilog hardware descr iption language written in the PLL call program, I hope to help you!)
相关搜索: 锁相环
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog_Ip_PLL\db\.cmp.kpt
Verilog_Ip_PLL\db\altsyncram_qt14.tdf
Verilog_Ip_PLL\db\cmpr_ngc.tdf
Verilog_Ip_PLL\db\cmpr_rgc.tdf
Verilog_Ip_PLL\db\cntr_23j.tdf
Verilog_Ip_PLL\db\cntr_egi.tdf
Verilog_Ip_PLL\db\cntr_g9j.tdf
Verilog_Ip_PLL\db\decode_dvf.tdf
Verilog_Ip_PLL\db\logic_util_heursitic.dat
Verilog_Ip_PLL\db\mux_rsc.tdf
Verilog_Ip_PLL\db\PLL_altpll.v
Verilog_Ip_PLL\db\prev_cmp_Verilog_Ip_PLL.qmsg
Verilog_Ip_PLL\db\stp1_auto_stripped.stp
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ace_cmp.bpm
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ace_cmp.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ace_cmp.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.asm.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.asm.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.asm_labs.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.autoh_e40e1.map.reg_db.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.autos_3e921.map.reg_db.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cbx.xml
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.bpm
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.idb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.logdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp_merge.kpt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
Verilog_Ip_PLL\db\Verilog_Ip_PLL.db_info
Verilog_Ip_PLL\db\Verilog_Ip_PLL.eco.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.eda.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.fit.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.hier_info
Verilog_Ip_PLL\db\Verilog_Ip_PLL.hif
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ipinfo
Verilog_Ip_PLL\db\Verilog_Ip_PLL.lpc.html
Verilog_Ip_PLL\db\Verilog_Ip_PLL.lpc.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.lpc.txt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.ammdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.bpm
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.kpt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.logdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map_bb.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map_bb.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map_bb.logdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.pplq.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.pre_map.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.pti_db_list.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.root_partition.map.reg_db.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.routing.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.rtlv.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.rtlv_sg.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.rtlv_sg_swap.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sgdiff.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sgdiff.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sld_design_entry.sci
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sld_design_entry_dsc.sci
Verilog_Ip_PLL\db\Verilog_Ip_PLL.smart_action.txt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sta.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sta.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sta_cmp.8_slow_1200mv_85c.tdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.fastest_slow_1200mv_0c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.fastest_slow_1200mv_85c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.fast_1200mv_0c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.slow_1200mv_0c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.slow_1200mv_85c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tis_db_list.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.vpr.ammdb
Verilog_Ip_PLL\greybox_tmp\cbx_args.txt
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.dpi
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.kpt
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.logdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.dpi
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.kpt
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.logdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.db_info
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.ammdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.dfp
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.logdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.rcfdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.dpi
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.hb_info
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.sig
Verilog_Ip_PLL\db\altsyncram_qt14.tdf
Verilog_Ip_PLL\db\cmpr_ngc.tdf
Verilog_Ip_PLL\db\cmpr_rgc.tdf
Verilog_Ip_PLL\db\cntr_23j.tdf
Verilog_Ip_PLL\db\cntr_egi.tdf
Verilog_Ip_PLL\db\cntr_g9j.tdf
Verilog_Ip_PLL\db\decode_dvf.tdf
Verilog_Ip_PLL\db\logic_util_heursitic.dat
Verilog_Ip_PLL\db\mux_rsc.tdf
Verilog_Ip_PLL\db\PLL_altpll.v
Verilog_Ip_PLL\db\prev_cmp_Verilog_Ip_PLL.qmsg
Verilog_Ip_PLL\db\stp1_auto_stripped.stp
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ace_cmp.bpm
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ace_cmp.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ace_cmp.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.asm.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.asm.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.asm_labs.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.autoh_e40e1.map.reg_db.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.autos_3e921.map.reg_db.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cbx.xml
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.bpm
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.idb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.logdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cmp_merge.kpt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
Verilog_Ip_PLL\db\Verilog_Ip_PLL.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
Verilog_Ip_PLL\db\Verilog_Ip_PLL.db_info
Verilog_Ip_PLL\db\Verilog_Ip_PLL.eco.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.eda.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.fit.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.hier_info
Verilog_Ip_PLL\db\Verilog_Ip_PLL.hif
Verilog_Ip_PLL\db\Verilog_Ip_PLL.ipinfo
Verilog_Ip_PLL\db\Verilog_Ip_PLL.lpc.html
Verilog_Ip_PLL\db\Verilog_Ip_PLL.lpc.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.lpc.txt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.ammdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.bpm
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.kpt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.logdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map_bb.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map_bb.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.map_bb.logdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.pplq.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.pre_map.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.pti_db_list.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.root_partition.map.reg_db.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.routing.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.rtlv.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.rtlv_sg.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.rtlv_sg_swap.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sgdiff.cdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sgdiff.hdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sld_design_entry.sci
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sld_design_entry_dsc.sci
Verilog_Ip_PLL\db\Verilog_Ip_PLL.smart_action.txt
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sta.qmsg
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sta.rdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.sta_cmp.8_slow_1200mv_85c.tdb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.fastest_slow_1200mv_0c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.fastest_slow_1200mv_85c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.fast_1200mv_0c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.slow_1200mv_0c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tiscmp.slow_1200mv_85c.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.tis_db_list.ddb
Verilog_Ip_PLL\db\Verilog_Ip_PLL.vpr.ammdb
Verilog_Ip_PLL\greybox_tmp\cbx_args.txt
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.dpi
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.kpt
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autoh_e40e1.map.logdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.dpi
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.kpt
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.autos_3e921.map.logdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.db_info
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.ammdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.dfp
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.logdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.cmp.rcfdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.dpi
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.cdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.hb_info
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.hdb
Verilog_Ip_PLL\incremental_db\compiled_partitions\Verilog_Ip_PLL.root_partition.map.hbdb.sig