文件名称:gamefive
- 所属分类：
- VHDL编程
- 资源属性：
- [Text]
- 上传时间：
- 2017-01-01
- 文件大小：
- 14kb
- 下载次数：
- 0次
- 提 供 者：
- XiaoL******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
高精度小数除法器设计与实现。
在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。-Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.
在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。-Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
瀹為獙浜?
瀹為獙浜?din.txt
瀹為獙浜?divider.txt
瀹為獙浜?divider.xdc.txt
瀹為獙浜?dout.txt
瀹為獙浜?mouse.txt
瀹為獙浜?mydevider.txt
瀹為獙浜?stable_but.txt
瀹為獙浜?VGA.txt