文件名称:Verilog_counters
- 所属分类：
- mathematica
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2016-02-06
- 文件大小：
- 1kb
- 下载次数：
- 0次
- 提 供 者：
- S***
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
12-modulo counter in Verilog. Counts up and down, devides by 2, stops, resets. If <5 Y = 1 . Counter.v is behavioral, counter_b.v - gates level.-12-modulo counter in Verilog. Counts up and down, devides by 2, stops, resets. If <5 Y = 1 . Counter.v is behavioral, counter_b.v - gates level.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
counter.v
counter_b.v