文件名称:fp_verilog
介绍说明--下载内容均来自于网络,请自行研究使用
用Verilog编写的分频计数器,实现分频。-Written using Verilog-scale counter.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fp_verilog
..........\db
..........\..\fp_verilog.asm.qmsg
..........\..\fp_verilog.atom_map.rvd
..........\..\fp_verilog.cbx.xml
..........\..\fp_verilog.cdb.qmsg
..........\..\fp_verilog.cmp.bpm
..........\..\fp_verilog.cmp.cdb
..........\..\fp_verilog.cmp.ecobp
..........\..\fp_verilog.cmp.hdb
..........\..\fp_verilog.cmp.kpt
..........\..\fp_verilog.cmp.logdb
..........\..\fp_verilog.cmp.rdb
..........\..\fp_verilog.cmp.tdb
..........\..\fp_verilog.cmp0.ddb
..........\..\fp_verilog.cmp_merge.kpt
..........\..\fp_verilog.db_info
..........\..\fp_verilog.eco.cdb
..........\..\fp_verilog.eda.qmsg
..........\..\fp_verilog.fit.qmsg
..........\..\fp_verilog.hier_info
..........\..\fp_verilog.hif
..........\..\fp_verilog.lpc.html
..........\..\fp_verilog.lpc.rdb
..........\..\fp_verilog.lpc.txt
..........\..\fp_verilog.map.bpm
..........\..\fp_verilog.map.cdb
..........\..\fp_verilog.map.ecobp
..........\..\fp_verilog.map.hdb
..........\..\fp_verilog.map.kpt
..........\..\fp_verilog.map.logdb
..........\..\fp_verilog.map.qmsg
..........\..\fp_verilog.map_bb.cdb
..........\..\fp_verilog.map_bb.hdb
..........\..\fp_verilog.map_bb.logdb
..........\..\fp_verilog.pre_map.cdb
..........\..\fp_verilog.pre_map.hdb
..........\..\fp_verilog.rpp.qmsg
..........\..\fp_verilog.rtlv.hdb
..........\..\fp_verilog.rtlv_sg.cdb
..........\..\fp_verilog.rtlv_sg_swap.cdb
..........\..\fp_verilog.sgate.rvd
..........\..\fp_verilog.sgate_sm.rvd
..........\..\fp_verilog.sgdiff.cdb
..........\..\fp_verilog.sgdiff.hdb
..........\..\fp_verilog.sld_design_entry.sci
..........\..\fp_verilog.sld_design_entry_dsc.sci
..........\..\fp_verilog.syn_hier_info
..........\..\fp_verilog.tan.qmsg
..........\..\fp_verilog.tis_db_list.ddb
..........\..\fp_verilog.tmw_info
..........\..\fp_verilog_global_asgn_op.abo
..........\..\prev_cmp_fp_verilog.asm.qmsg
..........\..\prev_cmp_fp_verilog.eda.qmsg
..........\..\prev_cmp_fp_verilog.fit.qmsg
..........\..\prev_cmp_fp_verilog.map.qmsg
..........\..\prev_cmp_fp_verilog.qmsg
..........\..\prev_cmp_fp_verilog.tan.qmsg
..........\fp_verilog.asm.rpt
..........\fp_verilog.done
..........\fp_verilog.eda.rpt
..........\fp_verilog.fit.rpt
..........\fp_verilog.fit.smsg
..........\fp_verilog.fit.summary
..........\fp_verilog.flow.rpt
..........\fp_verilog.map.rpt
..........\fp_verilog.map.summary
..........\fp_verilog.pin
..........\fp_verilog.pof
..........\fp_verilog.qpf
..........\fp_verilog.qsf
..........\fp_verilog.qws
..........\fp_verilog.sof
..........\fp_verilog.tan.rpt
..........\fp_verilog.tan.summary
..........\fp_verilog.v
..........\fp_verilog.v.bak
..........\fp_verilog_nativelink_simulation.rpt
..........\incremental_db
..........\..............\compiled_partitions
..........\..............\...................\fp_verilog.root_partition.cmp.atm
..........\..............\...................\fp_verilog.root_partition.cmp.dfp
..........\..............\...................\fp_verilog.root_partition.cmp.hdbx
..........\..............\...................\fp_verilog.root_partition.cmp.kpt
..........\..............\...................\fp_verilog.root_partition.cmp.logdb
..........\..............\...................\fp_verilog.root_partition.cmp.rcf
..........\..............\...................\fp_verilog.root_partition.map.atm
..........\..............\...................\fp_verilog.root_partition.map.dpi
..........\..............\...................\fp_verilog.root_partition.map.hdbx
..........\..............\...................\fp_verilog.root_partition.map.kpt
..........\..............\README
..........\simulation
..........\..........\modelsim
..........\..........\........\fp_verilog.sft
..........\..........\........\fp_verilog.vo
..........\..........\........\fp_verilog.vt
..........\..........\........\fp_verilog.vt.bak
..........\..........\........\fp_verilog_modelsim.xrf
..........\..........\........\fp_verilog_run_msim_rtl_verilog.do
..........\..........\........\fp_verilog_run_msim_rtl_verilog.do.bak