文件名称:phase-locked-loop-implementation
介绍说明－－下载内容均来自于网络，请自行研究使用
在FM0数据解码时，利用锁相环生成数据同步时钟信号。文件为锁相环实现。Verilog HDL-When FM0 decoding data using the phase-locked loop generates the data synchronizing clock signal. File for phase-locked loop implementation.Verilog HDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
使用锁相环生成同步时钟\de.v
......................\deco.v
......................\divider.v
......................\FM0CLK.v
使用锁相环生成同步时钟