文件名称:VHDL
介绍说明－－下载内容均来自于网络，请自行研究使用
先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。-First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is detected with the preset test signal output " 1" , otherwise " 0" , and the detection display signal out.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDL序列检测器.pdf