文件名称:counter
介绍说明－－下载内容均来自于网络，请自行研究使用
用verilog语言实现计数器设计，其中包括同步加法计数器、同步减法计数器、异步加法、异步减法-Design verilog language implement counter
(系统自动生成,下载前可以参看下载内容)
下载文件列表
同步减法
........\bcd7.v
........\debounce.v
........\sub2.bit
........\sub2.ucf
........\sub2.v
........\sub2_tb.v
同步加法
........\bcd7.v
........\counter.bit
........\counter.ucf
........\counter.v
........\counter_tb.v
........\debounce.v
异步减法
........\bcd7.v
........\debounce.v
........\sub.bit
........\sub.ucf
........\sub.v
........\sub_tb.v
异步加法
........\bcd7.v
........\counter2.bit
........\counter2.ucf
........\counter2.v
........\counter2_tb.v
........\debounce.v