文件名称:verilog
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2015-06-30
- 文件大小：
- 6kb
- 下载次数：
- 0次
- 提 供 者：
- gurupr*******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
BASIC VERILOG CODES -BASIC VERILOG CODES ..
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog\decoder3_8.v
.......\d_enable.v
.......\d_ff.v
.......\d_negedge.v
.......\logical_shifter.v
.......\mealy_101.v
.......\moore_101.v
.......\priority_encoder.v
.......\ram_4.v
.......\ripple_adder.v
.......\rom.v
.......\test_mealy_101.v
.......\test_moore_101.v
.......\unsigned_downcounter.v
.......\upcounter_asyn_load.v
verilog