文件名称:clk_gen

  • 所属分类:
  • 编译器/词法分析
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2014-10-27
  • 文件大小:
  • 28kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • sa***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

this is a clock generator program by using concurrent language verilog hdl with xilinx ise.
(系统自动生成,下载前可以参看下载内容)

下载文件列表





clk_gen\.lso

.......\clk_gen.cmd_log

.......\clk_gen.fdo

.......\clk_gen.gise

.......\clk_gen.lso

.......\clk_gen.prj

.......\clk_gen.syr

.......\clk_gen.udo

.......\clk_gen.v

.......\clk_gen.xise

.......\clk_gen.xst

.......\clk_gen_envsettings.html

.......\clk_gen_summary.html

.......\clk_gen_wave.fdo

.......\clk_gen_xst.xrpt

.......\iseconfig\clk_gen.projectmgr

.......\.........\clk_gen.xreport

.......\transcript

.......\vsim.wlf

.......\webtalk_pn.xml

.......\.ork\clk_gen\verilog.psm

.......\....\.......\_primary.dat

.......\....\.......\_primary.dbs

.......\....\.......\_primary.vhd

.......\....\glbl\verilog.psm

.......\....\....\_primary.dat

.......\....\....\_primary.dbs

.......\....\....\_primary.vhd

.......\....\_info

.......\xst\work\hdllib.ref

.......\...\....\vlg6B\clk__gen.bin

.......\_xmsgs\pn_parser.xmsgs

.......\......\xst.xmsgs

.......\xst\dump.xst\clk_gen.prj\ngx\notopt

.......\...\........\...........\...\opt

.......\...\........\...........\ngx

.......\...\........\clk_gen.prj

.......\...\work\vlg6B

.......\work\clk_gen

.......\....\glbl

.......\....\_temp

.......\xst\dump.xst

.......\...\projnav.tmp

.......\...\work

.......\iseconfig

.......\work

.......\xst

.......\_xmsgs

clk_gen

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org