文件名称:fifo_datapath
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送-verilog achieved, and through serial switch and switch again fifo Series, Rate free importation to meet half of the output, the output is still sustainable Send
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fifo.v
ptos.v
stop.v
test.v
testall.v
test_7.v
zxur.txt