文件名称:verific_evaluation
介绍说明－－下载内容均来自于网络，请自行研究使用
这是一个比较大的数字逻辑电路的verilog代码，具有版权保护，可以实现多输入乘法器。-This is a relatively large verilog code digital logic circuits, with copyright protection, you can achieve multiple-input multiplier.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verific_bin_eval
................\TclCommands.pdf
................\BinEval_README.pdf
................\vhdl_packages
................\.............\vdbs
................\.............\....\README
................\.............\....\synopsys
................\.............\....\........\attributes.vdb
................\.............\....\arithmetic
................\.............\....\..........\std_logic_arith.vdb
................\.............\....\bin
................\.............\....\ieee
................\.............\....\....\std_logic_misc.vdb
................\.............\....\....\numeric_bit.vdb
................\.............\....\....\std_logic_unsigned.vdb
................\.............\....\....\std_logic_textio.vdb
................\.............\....\....\std_logic_1164.vdb
................\.............\....\....\std_logic_arith.vdb
................\.............\....\....\numeric_std.vdb
................\.............\....\....\std_logic_signed.vdb
................\.............\....\....\vital_primitives.vdb
................\.............\....\....\vital_timing.vdb
................\.............\....\vl
................\.............\....\..\vl_types.vdb
................\.............\....\qsim_logic
................\.............\....\..........\qsim_logic.vdb
................\.............\....\std
................\.............\....\...\standard.vdb
................\.............\....\...\textio.vdb
................\.............\ieee_2008
................\.............\.........\bin
................\.............\.........\...\README
................\.............\.........\...\synopsys
................\.............\.........\...\........\attributes.vdb
................\.............\.........\...\arithmetic
................\.............\.........\...\..........\std_logic_arith.vdb
................\.............\.........\...\bin
................\.............\.........\...\ieee
................\.............\.........\...\....\std_logic_misc.vdb
................\.............\.........\...\....\numeric_bit.vdb
................\.............\.........\...\....\math_real.vdb
................\.............\.........\...\....\ieee_bit_context.vdb
................\.............\.........\...\....\numeric_bit_unsigned.vdb
................\.............\.........\...\....\fixed_float_types.vdb
................\.............\.........\...\....\std_logic_unsigned.vdb
................\.............\.........\...\....\std_logic_textio.vdb
................\.............\.........\...\....\std_logic_1164.vdb
................\.............\.........\...\....\std_logic_arith.vdb
................\.............\.........\...\....\fixed_pkg.vdb
................\.............\.........\...\....\numeric_std.vdb
................\.............\.........\...\....\numeric_std_unsigned.vdb
................\.............\.........\...\....\std_logic_signed.vdb
................\.............\.........\...\....\fixed_generic_pkg.vdb
................\.............\.........\...\....\vital_primitives.vdb
................\.............\.........\...\....\float_pkg.vdb
................\.............\.........\...\....\vital_timing.vdb
................\.............\.........\...\....\ieee_std_context.vdb
................\.............\.........\...\....\float_generic_pkg.vdb
................\.............\.........\...\....\math_complex.vdb
................\.............\.........\...\vl
................\.............\.........\...\..\vl_types.vdb
................\.............\.........\...\qsim_logic
................\.............\.........\...\..........\qsim_logic.vdb
................\.............\.........\...\std
................\.............\.........\...\...\standard.vdb
................\.............\.........\...\...\textio.vdb
................\.............\.........\...\...\env.vdb
................\.............\.........\src
................\.............\.........\...\numeric_std_2008.vhd
................\.............\.........\...\float_generic_pkg.vhdl
................\.............\.........\...\numeric_b