文件名称:asyn_fifo_bk
介绍说明－－下载内容均来自于网络，请自行研究使用
该verilog代码位手动编写的异步fifo。-This code is manually generated asychronous fifo.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
asyn_fifo
.........\asyn_fifo.pdf
.........\fifo
.........\....\asyn_fifo_rd.v
.........\....\asyn_fifo_wr.v
.........\....\backup
.........\....\......\asyn_fifo_rd-2010第一版.v
.........\....\......\asyn_fifo_rd-2011论文原始版.v
.........\....\......\asyn_fifo_wr-2010第一版.v
.........\....\......\asyn_fifo_wr-2011论文原始版.v
.........\....\......\syn_fifo_bakup.v
.........\....\......\syn_fifo_comp.v
.........\....\......\syn_fifo_seq.v
.........\....\......\syn_fifo_x4.v
.........\....\syn_fifo.v
.........\....\tb_asyn_fifo
.........\....\............\RA2SH256X8.v
.........\....\............\altera_dual_sram256x8.v
.........\....\............\lib
.........\....\............\...\altera
.........\....\............\...\......\220model.v
.........\....\............\...\......\altera_mf.v
.........\....\............\...\......\altera_primitives.v
.........\....\............\...\......\sgate.v
.........\....\............\...\......\stratixgx_atoms.v
.........\....\............\...\smic18
.........\....\............\...\......\smic18m.v
.........\....\............\...\xilinx
.........\....\............\...\......\glbl.v
.........\....\............\...\......\iSE
.........\....\............\...\......\...\abel
.........\....\............\...\......\...\....\aim.v
.........\....\............\...\......\...\cpld
.........\....\............\...\......\...\....\cpld_det.v
.........\....\............\...\......\...\....\cpld_det_sim.v
.........\....\............\...\......\...\unisim_comp.v
.........\....\............\...\......\simprims
.........\....\............\...\......\........\.X_IODELAY.v.swp
.........\....\............\...\......\........\X_AFIFO36_INTERNAL.v
.........\....\............\...\......\........\X_AND16.v
.........\....\............\...\......\........\X_AND2.v
.........\....\............\...\......\........\X_AND2B1L.v
.........\....\............\...\......\........\X_AND3.v
.........\....\............\...\......\........\X_AND32.v
.........\....\............\...\......\........\X_AND4.v
.........\....\............\...\......\........\X_AND5.v
.........\....\............\...\......\........\X_AND6.v
.........\....\............\...\......\........\X_AND7.v
.........\....\............\...\......\........\X_AND8.v
.........\....\............\...\......\........\X_AND9.v
.........\....\............\...\......\........\X_ARAMB36_INTERNAL.v
.........\....\............\...\......\........\X_AUTOBUF.v
.........\....\............\...\......\........\X_BPAD.v
.........\....\............\...\......\........\X_BSCAN_FPGACORE.v
.........\....\............\...\......\........\X_BSCAN_SPARTAN3.v
.........\....\............\...\......\........\X_BSCAN_SPARTAN3A.v
.........\....\............\...\......\........\X_BSCAN_SPARTAN6.v
.........\....\............\...\......\........\X_BSCAN_VIRTEX4.v
.........\....\............\...\......\........\X_BSCAN_VIRTEX5.v
.........\....\............\...\......\........\X_BSCAN_VIRTEX6.v
.........\....\............\...\......\........\X_BUF.v
.........\....\............\...\......\........\X_BUFGCTRL.v
.........\....\............\...\......\........\X_BUFGMUX.v
.........\....\............\...\......\........\X_BUFGMUX_1.v
.........\....\............\...\......\........\X_BUFHCE.v
.........\....\............\...\......\........\X_BUFIO2.v
.........\....\............\...\......\........\X_BUFIO2FB.v
.........\....\............\...\......\........\X_BUFIO2_2CLK.v
.........\....\............\...\......\........\X_BUFIODQS.v
.........\....\............\...\......\........\X_BUFPLL.v
.........\....\............\...\......\........\X_BUFPLL_MCB.v
.........\....\............\...\......\........\X_BUFR.v
.........\....\............\...\......\........\X_CAPTURE_VIRTEX6.v
.........\....\............\...\......\........\X_CARRY4.v
.........\....\............\...\......\........\X_CKBUF.v
.........\....\............\...\......\........\X_CLKDLL.v
.........\....\............\...\......\........\X_CLKDLLE.v
.........\....\............\...\......\........\X_CLK_DIV.v
.........\....\............\...