文件名称:Verilog-UART

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • 上传时间:
  • 2013-04-25
  • 文件大小:
  • 16kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • m***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

功能:UART串口通讯实信实验

描述:本程序共四个模块

  模块1:接收数据的波特率发生模块,接收模块在接收到下降沿时,通过标志位启

    动该模块的波特率计数器,并在计数中返回一个采样标志位给接受模块,

    通知接收模块采样;

  ----------------------------------------------------------------------

  模块2:数据接收模块,该模块一旦监测到数据输入端有下降沿,就立即启动波

    特率(标志位置1),并使能接收标志位rx_int,接收开始;

  ----------------------------------------------------------------------

  模块3:发送数据的波特率发生模块,发送模块在监测到接收标志位rx_int产生下

    降沿时,通过标志位启动该模块的的波特率计数器,并在计数中返回一

    个发送标志位给发送模块,通知发送模块发送数据;

  ----------------------------------------------------------------------

  模块4:数据发送模块,该模块一旦监测到接收标志位rx_int有下降沿,就立即启

    动波特率(标志位置1),并使能接收标志位tx_en,发送开始;

  ----------------------------------------------------------------------

-Verilog UART
(系统自动生成,下载前可以参看下载内容)

下载文件列表





Verilog之UART源程序.docx

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org