文件名称:divider_32bitdivby16bit
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog代码实现的32位除以16位无符号整数除法器，在别人8位除法器的基础上改进完成，32个时钟周期完成一次运算。-verilog code for 32-bit divided by 16-bit unsigned integer divider it s based on other guy s 8 bit divider verilog code. it need 32 clock cycles to complete an operation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
divider_32bitdivby16bit\div.v
.......................\div_tb.v
divider_32bitdivby16bit