文件名称:LatticeMico8_v3_1_VHDL
介绍说明－－下载内容均来自于网络，请自行研究使用
LATTICE 公司的开放的8位CPU核.-Open 8bit cpu IP from Lattice.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
LatticeMico8_v3_1_VHDL\models
......................\......\e2
......................\......\..\sim
......................\......\..\...\ORCACOMP.vhd
......................\......\..\...\ORCA_CMB.vhd
......................\......\..\...\ORCA_CNT.vhd
......................\......\..\...\ORCA_IO.vhd
......................\......\..\...\ORCA_LUT.vhd
......................\......\..\...\ORCA_MEM.vhd
......................\......\..\...\ORCA_MISC.vhd
......................\......\..\...\ORCA_SEQ.vhd
......................\......\..\...\pmi_def.vhd
......................\......\..\...\prom.vhd
......................\......\..\syn
......................\......\..\...\ec.vhd
......................\......\pmi_work
......................\......\........\@add@sign
......................\......\........\.........\verilog.psm
......................\......\........\.........\_primary.dat
......................\......\........\.........\_primary.vhd
......................\......\........\@add@un@sign
......................\......\........\............\verilog.psm
......................\......\........\............\_primary.dat
......................\......\........\............\_primary.vhd
......................\......\........\@mult@add@sub
......................\......\........\.............\verilog.psm
......................\......\........\.............\_primary.dat
......................\......\........\.............\_primary.vhd
......................\......\........\@mult@sign
......................\......\........\..........\verilog.psm
......................\......\........\..........\_primary.dat
......................\......\........\..........\_primary.vhd
......................\......\........\@mult@sign@pipe
......................\......\........\...............\verilog.psm
......................\......\........\...............\_primary.dat
......................\......\........\...............\_primary.vhd
......................\......\........\@mult@un@sign
......................\......\........\.............\verilog.psm
......................\......\........\.............\_primary.dat
......................\......\........\.............\_primary.vhd
......................\......\........\@mult@un@sign@pipe
......................\......\........\..................\verilog.psm
......................\......\........\..................\_primary.dat
......................\......\........\..................\_primary.vhd
......................\......\........\@sub@sign
......................\......\........\.........\verilog.psm
......................\......\........\.........\_primary.dat
......................\......\........\.........\_primary.vhd
......................\......\........\@sub@un@sign
......................\......\........\............\verilog.psm
......................\......\........\............\_primary.dat
......................\......\........\............\_primary.vhd
......................\......\........\pmi_add
......................\......\........\.......\verilog.psm
......................\......\........\.......\_primary.dat
......................\......\........\.......\_primary.vhd
......................\......\........\pmi_addsub
......................\......\........\..........\verilog.psm
......................\......\........\..........\_primary.dat
......................\......\........\..........\_primary.vhd
......................\......\........\pmi_addsub_sign
......................\......\........\...............\verilog.psm
......................\......\........\...............\_primary.dat
......................\......\........\...............\_primary.vhd
......................\......\........\pmi_addsub_unsign
......................\......\........\.................\verilog.psm
......................\......\........\.................\_primary.dat
......................\......\........\.................\_primary.vhd
......................\......\........\pmi_add_sign
......................\......\........\............\verilog.psm
......................\......\........\........