文件名称:booth-16_16-multiplier
介绍说明－－下载内容均来自于网络，请自行研究使用
由verilog编写的利用booth编码的16*16有符号乘法器的代码，没有pipeline-a 16*16 multiplier with booth coding by verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog codes for booth\booth_16bit.v
.......................\compressor4_2.v
.......................\fulladder.v
.......................\halfadder.v
.......................\multiplier_16s_booth_top.v
.......................\multiplier_16s_testbench_shortver.v
.......................\sqcsa_part_2bit.v
.......................\sqcsa_part_3bit.v
.......................\sqcsa_part_4bit.v
.......................\sqcsa_part_5bit.v
.......................\sqcsa_part_6bit.v
.......................\squareroot_csa_32bit.v
.......................\wallacetree_booth.v
verilog codes for booth