文件名称:lab4_5
- 所属分类：
- VHDL编程
- 资源属性：
- 上传时间：
- 2013-07-22
- 文件大小：
- 5kb
- 下载次数：
- 0次
- 提 供 者：
- Wang ******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
用VHDL实现串行除法器，16位被除数，8位除数-Using VHDL serial divider, 16 dividend, divisor 8
(系统自动生成,下载前可以参看下载内容)
下载文件列表
control.vhd
display.vhd
divide.vhd
divider_top.qsf
divider_top.vhd
my_state.vhd
set.vhd