文件名称:16bits_multiplier
介绍说明--下载内容均来自于网络,请自行研究使用
这是一个有符号的16位乘法器的设计,包含详细的设计报告和全部的verilog代码。乘法器采用booth编码,4-2压缩,超前进位结构-This is a signed 16-bit multiplier design, detailed design reports and contains all of the verilog code. Multiplier using booth encoding ,4-2 compression, lookahead structure
(系统自动生成,下载前可以参看下载内容)
下载文件列表
16bits_multiplier
.................\adder_32.v
.................\compressor.v
.................\mul_booth2.v
.................\tb.v
.................\乘法器设计报告.doc