片上系统源代码

..............\10pci_host

..............\..........\pcih

..............\..........\....\pci_async_reset_flop.v

..............\..........\....\pci_blue_arbiter.v

..............\..........\....\pci_blue_constants.vh

..............\..........\....\pci_blue_options.vh

..............\..........\....\pci_bridge32.v

..............\..........\....\pci_cbe_en_crit.v

..............\..........\....\pci_conf_cyc_addr_dec.v

..............\..........\....\pci_conf_space.v

..............\..........\....\pci_cur_out_reg.v

..............\..........\....\pci_delayed_sync.v

..............\..........\....\pci_delayed_write_reg.v

..............\..........\....\pci_frame_crit.v

..............\..........\....\pci_frame_en_crit.v

..............\..........\....\pci_frame_load_crit.v

..............\..........\....\pci_host_wb.v

..............\..........\....\pci_in_reg.v

..............\..........\....\pci_io_mux.v

..............\..........\....\pci_io_mux_ad_en_crit.v

..............\..........\....\pci_io_mux_ad_load_crit.v

..............\..........\....\pci_irdy_out_crit.v

..............\..........\....\pci_master32_sm.v

..............\..........\....\pci_master32_sm_if.v

..............\..........\....\pci_mas_ad_en_crit.v

..............\..........\....\pci_mas_ad_load_crit.v

..............\..........\....\pci_mas_ch_state_crit.v

..............\..........\....\pci_out_reg.v

..............\..........\....\pci_parity_check.v

..............\..........\....\pci_par_crit.v

..............\..........\....\pci_pcir_fifo_control.v

..............\..........\....\pci_pciw_fifo_control.v

..............\..........\....\pci_pciw_pcir_fifos.v

..............\..........\....\pci_pci_decoder.v

..............\..........\....\pci_pci_tpram.v

..............\..........\....\pci_perr_crit.v

..............\..........\....\pci_perr_en_crit.v

..............\..........\....\pci_ram_16x40d.v

..............\..........\....\pci_rst_int.v

..............\..........\....\pci_serr_crit.v

..............\..........\....\pci_serr_en_crit.v

..............\..........\....\pci_spoci_ctrl.v

..............\..........\....\pci_synchronizer_flop.v

..............\..........\....\pci_sync_module.v

..............\..........\....\pci_target32_clk_en.v

..............\..........\....\pci_target32_devs_crit.v

..............\..........\....\pci_target32_interface.v

..............\..........\....\pci_target32_sm.v

..............\..........\....\pci_target32_stop_crit.v

..............\..........\....\pci_target32_trdy_crit.v

..............\..........\....\pci_target_unit.v

..............\..........\....\pci_wbr_fifo_control.v

..............\..........\....\pci_wbs_wbb3_2_wbb2.v

..............\..........\....\pci_wbw_fifo_control.v

..............\..........\....\pci_wbw_wbr_fifos.v

..............\..........\....\pci_wb_addr_mux.v

..............\..........\....\pci_wb_decoder.v

..............\..........\....\pci_wb_master.v

..............\..........\....\pci_wb_slave.v

..............\..........\....\pci_wb_slave_unit.v

..............\..........\....\pci_wb_tpram.v

..............\11ps2

..............\.....\ps2

..............\.....\...\ps2_clk_debaunce.v

..............\.....\...\ps2_clk_debaunce.v.bak

..............\.....\...\ps2_fifo.v

..............\.....\...\ps2_rf.v

..............\.....\...\ps2_rf.v.bak

..............\.....\...\ps2_rx.v

..............\.....\...\ps2_rx.v.bak

..............\.....\...\ps2_top.v

..............\.....\...\ps2_top.v.bak

..............\.....\...\ps2_tx.v

..............\.....\...\ps2_tx.v.bak

..............\.....\...\transcript

..............\12spi

..............\.....\spi

..............\.....\...\spi_clgen.v

..............\.....\...\spi_defines.v

..............\.....\...\spi_shift.v

..............\.....\...\spi_timescale.v

..............\.....\...\spi_top.v

..............\13uart

..............\......\uart

..............\......\....\fifo8x16.v

..............\......\....\transcript

..............\......\....\wb_uart_defines.v

..............\......\....\wb_uart_defines.v.bak

..............\......\....\wb_uart_if.v

..............\......\....\wb_uart_if.v.bak