文件名称:time24
介绍说明－－下载内容均来自于网络，请自行研究使用
用VHDL写的运动计时表程序，用Modelsim仿真已经通过，帖出来与大家分享。-write VHDL campaign time table program, Modelsim simulation has been passed, Tie up share with you.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 101259365time24.rar 列表 time24\time24.v time24\time60.v time24\time_go.v time24\sec60.v time24\time24.ise time24\time_tst_bencher.prj time24\time_tst.xwv time24\time_tst.xwv_bak time24\time_tst.tfw time24\time_tst.ant time24\time_tst.tbw time24\time_tst.jhd time24\time24.ise_ISE_Backup time24\vsim.wlf time24\results.txt time24\time_going.prj time24\time_going.lso time24\time_going.xst time24\time_going.cmd_log time24\time_going.syr time24\time_going_vhdl.prj time24\time_going.ngr time24\time_going.ngc time24\time_going.stx time24\time_going.bld time24\time_going.ngd time24\time_going.ucf time24\time_going.cel time24\time_going.lfp time24\time_going_summary.html time24\modelsim.ini time24\time24.ise_8.1i_backup time24\_xmsgs\ngdbuild.xmsgs time24\_xmsgs\xst.xmsgs time24\_xmsgs time24\xst\projnav.tmp time24\xst\work\hdllib.ref time24\xst\work\vlg31\time60.bin time24\xst\work\vlg31 time24\xst\work\vlg21\time24.bin time24\xst\work\vlg21 time24\xst\work\vlg7D\sec60.bin time24\xst\work\vlg7D time24\xst\work\vlg66\time__going.bin time24\xst\work\vlg66 time24\xst\work time24\xst\dump.xst\time_going.prj\ngx\opt time24\xst\dump.xst\time_going.prj\ngx\notopt time24\xst\dump.xst\time_going.prj\ngx time24\xst\dump.xst\time_going.prj time24\xst\dump.xst time24\xst time24\_ngo\netlist.lst time24\_ngo time24\work\_info time24\work\time_tst\_primary.vhd time24\work\time_tst\verilog.asm time24\work\time_tst\_primary.dat time24\work\time_tst time24\work\time_going\_primary.vhd time24\work\time_going\verilog.asm time24\work\time_going\_primary.dat time24\work\time_going time24\work\time60\_primary.vhd time24\work\time60\verilog.asm time24\work\time60\_primary.dat time24\work\time60 time24\work\time24\_primary.vhd time24\work\time24\verilog.asm time24\work\time24\_primary.dat time24\work\time24 time24\work\sec60\_primary.vhd time24\work\sec60\verilog.asm time24\work\sec60\_primary.dat time24\work\sec60 time24\work time24