文件名称:VHDL-jishushizhong
介绍说明--下载内容均来自于网络,请自行研究使用
这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流-This is an addendum to the VHDL a clock counting the design, each module has procedures, and we hope to conduct more exchanges
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 77433631vhdl-jishushizhong.rar 列表 VHDL-jishushizhong.txt