文件名称:9.6_PULSE_Level
介绍说明－－下载内容均来自于网络，请自行研究使用
基于Verilog-HDL的硬件电路的实现
9.6 脉冲高电平和低电平持续时间的测量与显示
9.6.1 脉冲高电平和低电平持续时间测量的工作原理
9.6.2 高低电平持续时间测量模块的设计与实现
9.6.3 改进型高低电平持续时间测量模块的设计与实现
9.6.4 begin声明语句的使用方法
9.6.5 initial语句和always语句的使用方法
9.6.6 时标信号发生模块的设计与实现
9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述
9.6.8 脉冲高低电平持续时间测量的硬件实现
9.6 脉冲高电平和低电平持续时间的测量与显示
9.6.1 脉冲高电平和低电平持续时间测量的工作原理
9.6.2 高低电平持续时间测量模块的设计与实现
9.6.3 改进型高低电平持续时间测量模块的设计与实现
9.6.4 begin声明语句的使用方法
9.6.5 initial语句和always语句的使用方法
9.6.6 时标信号发生模块的设计与实现
9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述
9.6.8 脉冲高低电平持续时间测量的硬件实现
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 913319579.6_pulse_level.rar 列表 09-06_fangzhen\PULSE_LEVEL_TEST.v 09-06_fangzhen\PULSE_LEVEL_G_TEST.v 09-06_fangzhen\PULSE_LEVEL_S_TEST.v 09-06_fangzhen\PULSE_LEVEL_S.v 09-06_fangzhen\PULSE_LEVEL.v 09-06_fangzhen\PULSE_LEVEL_G.v 09-06_fangzhen\PULSE_LEVEL_G_S.v 09-06_fangzhen\PULSE_LEVEL_G_S_TEST.v 09-06_fangzhen