文件名称:9.3_Pulse_Counter
介绍说明－－下载内容均来自于网络，请自行研究使用
基于Verilog-HDL的硬件电路的实现
9.3 脉冲计数与显示
9.3.1 脉冲计数器的工作原理
9.3.2 计数模块的设计与实现
9.3.3 parameter的使用方法
9.3.4 repeat循环语句的使用方法
9.3.5 系统函数$random的使用方法
9.3.6 脉冲计数器的Verilog-HDL描述
9.3.7 特定脉冲序列的发生
9.3.8 脉冲计数器的硬件实现
-based on Verilog-HDL hardware Circuit of 9.3 pulse count and showed 9.3 .1 pulse counter the principle 9.3.2 Counting Module Design and Implementation para 9.3.3 meter usage 9.3.4 repeat cycle statement on the use 9.3.5 - EC $ random function of the use of pulse counter 9.3.6 Verilog-HDL depiction 9.3.7 to specific pulse sequences occurred pulse counter 9.3.8 Hardware Implementation
9.3 脉冲计数与显示
9.3.1 脉冲计数器的工作原理
9.3.2 计数模块的设计与实现
9.3.3 parameter的使用方法
9.3.4 repeat循环语句的使用方法
9.3.5 系统函数$random的使用方法
9.3.6 脉冲计数器的Verilog-HDL描述
9.3.7 特定脉冲序列的发生
9.3.8 脉冲计数器的硬件实现
-based on Verilog-HDL hardware Circuit of 9.3 pulse count and showed 9.3 .1 pulse counter the principle 9.3.2 Counting Module Design and Implementation para 9.3.3 meter usage 9.3.4 repeat cycle statement on the use 9.3.5 - EC $ random function of the use of pulse counter 9.3.6 Verilog-HDL depiction 9.3.7 to specific pulse sequences occurred pulse counter 9.3.8 Hardware Implementation
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 774336149.3_pulse_counter.rar 列表 09-03_fangzhen\CNT_N.v 09-03_fangzhen\CNT_N_1_TEST.v 09-03_fangzhen\CNT_N_2_TEST.v 09-03_fangzhen\GEN_CLK_1.v 09-03_fangzhen\GEN_CLK_1_TEST.v 09-03_fangzhen\GEN_CLK_2.v 09-03_fangzhen\GEN_CLK_2_TEST.v 09-03_fangzhen\PULSE_NUM_S.v 09-03_fangzhen\PULSE_NUM_S_TEST.v 09-03_fangzhen