压缩包 : 65520784verilog_development_board_sources.rar 列表
Verilog\基础实验\8位优先编码器\.xhdl3.xref
Verilog\基础实验\8位优先编码器\cmp_state.ini
Verilog\基础实验\8位优先编码器\db\encode.(0).cnf.cdb
Verilog\基础实验\8位优先编码器\db\encode.(0).cnf.hdb
Verilog\基础实验\8位优先编码器\db\encode.asm.qmsg
Verilog\基础实验\8位优先编码器\db\encode.cbx.xml
Verilog\基础实验\8位优先编码器\db\encode.cmp.cdb
Verilog\基础实验\8位优先编码器\db\encode.cmp.hdb
Verilog\基础实验\8位优先编码器\db\encode.cmp.rdb
Verilog\基础实验\8位优先编码器\db\encode.cmp.tdb
Verilog\基础实验\8位优先编码器\db\encode.cmp0.ddb
Verilog\基础实验\8位优先编码器\db\encode.db_info
Verilog\基础实验\8位优先编码器\db\encode.eco.cdb
Verilog\基础实验\8位优先编码器\db\encode.fit.qmsg
Verilog\基础实验\8位优先编码器\db\encode.hier_info
Verilog\基础实验\8位优先编码器\db\encode.hif
Verilog\基础实验\8位优先编码器\db\encode.map.cdb
Verilog\基础实验\8位优先编码器\db\encode.map.hdb
Verilog\基础实验\8位优先编码器\db\encode.map.qmsg
Verilog\基础实验\8位优先编码器\db\encode.pre_map.cdb
Verilog\基础实验\8位优先编码器\db\encode.pre_map.hdb
Verilog\基础实验\8位优先编码器\db\encode.psp
Verilog\基础实验\8位优先编码器\db\encode.rtlv.hdb
Verilog\基础实验\8位优先编码器\db\encode.rtlv_sg.cdb
Verilog\基础实验\8位优先编码器\db\encode.rtlv_sg_swap.cdb
Verilog\基础实验\8位优先编码器\db\encode.sgdiff.cdb
Verilog\基础实验\8位优先编码器\db\encode.sgdiff.hdb
Verilog\基础实验\8位优先编码器\db\encode.sld_design_entry.sci
Verilog\基础实验\8位优先编码器\db\encode.sld_design_entry_dsc.sci
Verilog\基础实验\8位优先编码器\db\encode.syn_hier_info
Verilog\基础实验\8位优先编码器\db\encode.tan.qmsg
Verilog\基础实验\8位优先编码器\db\encode_cmp.qrpt
Verilog\基础实验\8位优先编码器\db
Verilog\基础实验\8位优先编码器\encode.asm.rpt
Verilog\基础实验\8位优先编码器\encode.cdf
Verilog\基础实验\8位优先编码器\encode.done
Verilog\基础实验\8位优先编码器\encode.fit.eqn
Verilog\基础实验\8位优先编码器\encode.fit.rpt
Verilog\基础实验\8位优先编码器\encode.fit.summary
Verilog\基础实验\8位优先编码器\encode.flow.rpt
Verilog\基础实验\8位优先编码器\encode.map.eqn
Verilog\基础实验\8位优先编码器\encode.map.rpt
Verilog\基础实验\8位优先编码器\encode.map.summary
Verilog\基础实验\8位优先编码器\encode.pin
Verilog\基础实验\8位优先编码器\encode.pof
Verilog\基础实验\8位优先编码器\encode.qpf
Verilog\基础实验\8位优先编码器\encode.qsf
Verilog\基础实验\8位优先编码器\encode.qws
Verilog\基础实验\8位优先编码器\encode.tan.rpt
Verilog\基础实验\8位优先编码器\encode.tan.summary
Verilog\基础实验\8位优先编码器\encode.v
Verilog\基础实验\8位优先编码器\encode.v.bak
Verilog\基础实验\8位优先编码器
Verilog\基础实验\乘法器\.xhdl3.xref
Verilog\基础实验\乘法器\cmp_state.ini
Verilog\基础实验\乘法器\db\mlt.(0).cnf.cdb
Verilog\基础实验\乘法器\db\mlt.(0).cnf.hdb
Verilog\基础实验\乘法器\db\mlt.(1).cnf.cdb
Verilog\基础实验\乘法器\db\mlt.(1).cnf.hdb
Verilog\基础实验\乘法器\db\mlt.(2).cnf.cdb
Verilog\基础实验\乘法器\db\mlt.(2).cnf.hdb
Verilog\基础实验\乘法器\db\mlt.(3).cnf.cdb
Verilog\基础实验\乘法器\db\mlt.(3).cnf.hdb
Verilog\基础实验\乘法器\db\mlt.asm.qmsg
Verilog\基础实验\乘法器\db\mlt.cbx.xml
Verilog\基础实验\乘法器\db\mlt.cmp.cdb
Verilog\基础实验\乘法器\db\mlt.cmp.hdb
Verilog\基础实验\乘法器\db\mlt.cmp.rdb
Verilog\基础实验\乘法器\db\mlt.cmp.tdb
Verilog\基础实验\乘法器\db\mlt.cmp0.ddb
Verilog\基础实验\乘法器\db\mlt.db_info
Verilog\基础实验\乘法器\db\mlt.eco.cdb
Verilog\基础实验\乘法器\db\mlt.fit.qmsg
Verilog\基础实验\乘法器\db\mlt.hier_info
Verilog\基础实验\乘法器\db\mlt.hif
Verilog\基础实验\乘法器\db\mlt.map.cdb
Verilog\基础实验\乘法器\db\mlt.map.hdb
Verilog\基础实验\乘法器\db\mlt.map.qmsg
Verilog\基础实验\乘法器\db\mlt.pre_map.cdb
Verilog\基础实验\乘法器\db\mlt.pre_map.hdb
Verilog\基础实验\乘法器\db\mlt.psp
Verilog\基础实验\乘法器\db\mlt.rtlv.hdb
Verilog\基础实验\乘法器\db\mlt.rtlv_sg.cdb
Verilog\基础实验\乘法器\db\mlt.rtlv_sg_swap.cdb
Verilog\基础实验\乘法器\db\mlt.sgdiff.cdb
Verilog\基础实验\乘法器\db\mlt.sgdiff.hdb
Verilog\基础实验\乘法器\db\mlt.sld_design_entry.sci
Verilog\基础实验\乘法器\db\mlt.sld_design_entry_dsc.sci
Verilog\基础实验\乘法器\db\mlt.syn_hier_info
Verilog\基础实验\乘法器\db\mlt.tan.qmsg
Verilog\基础实验\乘法器\db\mlt_cmp.qrpt
Verilog\基础实验\乘法器\db
Verilog\基础实验\乘法器\mlt.asm.rpt
Verilog\基础实验\乘法器\mlt.done
Verilog\基础实验\乘法器\mlt.fit.eqn
Verilog\基础实验\乘法器\mlt.fit.rpt
Verilog\基础实验\乘法器\mlt.fit.summary
Verilog\基础实验\乘法器\mlt.flow.rpt
Verilog\基础实验\乘法器\mlt.map.eqn
Verilog\基础实验\乘法器\mlt.map.rpt
Verilog\基础实验\乘法器\mlt.map.summary
Verilog\基础实验\乘法器\mlt.pin
Verilog\基础实验\乘法器\mlt.pof
Verilog\基础实验\乘法器\mlt.qpf
Verilog\基础实验\乘法器\mlt.qsf
Verilog\基础实验\乘法器\mlt.qws
Verilog\基础实验\乘法器\mlt.tan.rpt
Verilog\基础实验\乘法器\mlt.tan.summary
Verilog\基础实验\乘法器\mlt.v
Verilog\基础实验\乘法器\mlt.v.bak
Verilog\基础实验\乘法器
Verilog\基础实验\二进制转BCD码\bcd.asm.rpt
Verilog\基础实验\二进制转BCD码\bcd.cdf
Verilog\基础实验\二进制转BCD码\bcd.done
Verilog\基础实验\二进制转BCD码\bcd.fit.eqn
Verilog\基础实验\二进制转BCD码\bcd.fit.rpt
Verilog\基础实验\二进制转BCD码\bcd.fit.summary
Verilog\基础实验\二进制转BCD码\bcd.flow.rpt
Verilog\基础实验\二进制转BCD码\bcd.map.eqn
Verilog\基础实验\二进制转BCD码\bcd.map.rpt
Verilog\基础实验\二进制转BCD码\bcd.map.summary
Verilog\基础实验\二进制转BCD码\bcd.pin
Verilog\基础实验\二进制转BCD码\bcd.pof
Verilog\基础实验\二进制转BCD码\bcd.qpf
Verilog\基础实验\二进制转BCD码\bcd.qsf
Verilog\基础实验\二进制转BCD码\bcd.qws
Verilog\基础实验\二进制转BCD码\bcd.tan.rpt
Verilog\基础实验\二进制转BCD码\bcd.tan.summary
Verilog\基础实验\二进制转BCD码\bcd.v
Verilog\基础实验\二进制转BCD码\bcd.v.bak
Verilog\基础实验\二进制转BCD码\cmp_state.ini
Verilog\基础实验\二进制转BCD码\db\add_sub_5ph.tdf
Verilog\基础实验\二进制转BCD码\db\bcd.(0).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(0).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(1).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(1).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(2).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(2).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(3).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(3).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(4).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(4).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(5).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(5).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(6).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(6).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(7).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(7).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(8).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(8).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.(9).cnf.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.(9).cnf.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.asm.qmsg
Verilog\基础实验\二进制转BCD码\db\bcd.cbx.xml
Verilog\基础实验\二进制转BCD码\db\bcd.cmp.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.cmp.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.cmp.rdb
Verilog\基础实验\二进制转BCD码\db\bcd.cmp.tdb
Verilog\基础实验\二进制转BCD码\db\bcd.cmp0.ddb
Verilog\基础实验\二进制转BCD码\db\bcd.db_info
Verilog\基础实验\二进制转BCD码\db\bcd.eco.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.fit.qmsg
Verilog\基础实验\二进制转BCD码\db\bcd.hier_info
Verilog\基础实验\二进制转BCD码\db\bcd.hif
Verilog\基础实验\二进制转BCD码\db\bcd.map.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.map.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.map.qmsg
Verilog\基础实验\二进制转BCD码\db\bcd.pre_map.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.pre_map.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.psp
Verilog\基础实验\二进制转BCD码\db\bcd.rtlv.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.rtlv_sg.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.rtlv_sg_swap.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.sgdiff.cdb
Verilog\基础实验\二进制转BCD码\db\bcd.sgdiff.hdb
Verilog\基础实验\二进制转BCD码\db\bcd.sld_design_entry.sci
Verilog\基础实验\二进制转BCD码\db\bcd.sld_design_entry_dsc.sci
Verilog\基础实验\二进制转BCD码\db\bcd.syn_hier_info
Verilog\基础实验\二进制转BCD码\db\bcd.tan.qmsg
Verilog\基础实验\二进制转BCD码\db\bcd_cmp.qrpt
Verilog\基础实验\二进制转BCD码\db
Verilog\基础实验\二进制转BCD码
Verilog\基础实验\减法器\.xhdl3.xref
Verilog\基础实验\减法器\cmp_state.ini
Verilog\基础实验\减法器\db\add_sub_4kh.tdf
Verilog\基础实验\减法器\db\sub.(0).cnf.cdb
Verilog\基础实验\减法器\db\sub.(0).cnf.hdb
Verilog\基础实验\减法器\db\sub.(1).cnf.cdb
Verilog\基础实验\减法器\db\sub.(1).cnf.hdb
Verilog\基础实验\减法器\db\sub.(2).cnf.cdb
Verilog\基础实验\减法器\db\sub.(2).cnf.hdb
Verilog\基础实验\减法器\db\sub.(3).cnf.cdb
Verilog\基础实验\减法器\db\sub.(3).cnf.hdb
Verilog\基础实验\减法器\db\sub.(4).cnf.cdb
Verilog\基础实验\减法器\db\sub.(4).cnf.hdb
Verilog\基础实验\减法器\db\sub.(5).cnf.cdb
Verilog\基础实验\减法器\db\sub.(5).cnf.hdb
Verilog\基础实验\减法器\db\sub.(6).cnf.cdb
Verilog\基础实验\减法器\db\sub.(6).cnf.hdb
Verilog\基础实验\减法器\db\sub.(7).cnf.cdb
Verilog\基础实验\减法器\db\sub.(7).cnf.hdb
Verilog\基础实验\减法器\db\sub.(8).cnf.cdb
Verilog\基础实验\减法器\db\sub.(8).cnf.hdb
Verilog\基础实验\减法器\db\sub.(9).cnf.cdb
Verilog\基础实验\减法器\db\sub.(9).cnf.hdb
Verilog\基础实验\减法器\db\sub.asm.qmsg
Verilog\基础实验\减法器\db\sub.cbx.xml
Verilog\基础实验\减法器\db\sub.cmp.cdb
Verilog\基础实验\减法器\db\sub.cmp.hdb
Verilog\基础实验\减法器\db\sub.cmp.rdb
Verilog\基础实验\减法器\db\sub.cmp.tdb
Verilog\基础实验\减法器\db\sub.cmp0.ddb
Verilog\基础实验\减法器\db\sub.db_info
Verilog\基础实验\减法器\db\sub.eco.cdb
Verilog\基础实验\减法器\db\sub.fit.qmsg
Verilog\基础实验\减法器\db\sub.hier_info
Verilog\基础实验\减法器\db\sub.hif
Verilog\基础实验\减法器\db\sub.map.cdb
Verilog\基础实验\减法器\db\sub.map.hdb
Verilog\基础实验\减法器\db\sub.map.qmsg
Verilog\基础实验\减法器\db\sub.pre_map.cdb
Verilog\基础实验\减法器\db\sub.pre_map.hdb
Verilog\基础实验\减法器\db\sub.psp
Verilog\基础实验\减法器\db\sub.rtlv.hdb
Verilog\基础实验\减法器\db\sub.rtlv_sg.cdb
Verilog\基础实验\减法器\db\sub.rtlv_sg_swap.cdb
Verilog\基础实验\减法器\db\sub.sgdiff.cdb
Verilog\基础实验\减法器\db\sub.sgdiff.hdb
Verilog\基础实验\减法器\db\sub.sld_design_entry.sci
Verilog\基础实验\减法器\db\sub.sld_design_entry_dsc.sci
Verilog\基础实验\减法器\db\sub.syn_hier_info
Verilog\基础实验\减法器\db\sub.tan.qmsg
Verilog\基础实验\减法器\db\sub_cmp.qrpt
Verilog\基础实验\减法器\db
Verilog\基础实验\减法器\sub.asm.rpt
Verilog\基础实验\减法器\sub.done
Verilog\基础实验\减法器\sub.fit.eqn
Verilog\基础实验\减法器\sub.fit.rpt
Verilog\基础实验\减法器\sub.fit.summary
Verilog\基础实验\减法器\sub.flow.rpt
Verilog\基础实验\减法器\sub.map.eqn
Verilog\基础实验\减法器\sub.map.rpt
Verilog\基础实验\减法器\sub.map.summary
Verilog\基础实验\减法器\sub.pin
Verilog\基础实验\减法器\sub.pof
Verilog\基础实验\减法器\sub.qpf
Verilog\基础实验\减法器\sub.qsf
Verilog\基础实验\减法器\sub.qws
Verilog\基础实验\减法器\sub.tan.rpt
Verilog\基础实验\减法器\sub.tan.summary
Verilog\基础实验\减法器\sub.v
Verilog\基础实验\减法器\sub.v.bak
Verilog\基础实验\减法器
Verilog\基础实验\加法器\.xhdl3.xref
Verilog\基础实验\加法器\add.asm.rpt
Verilog\基础实验\加法器\add.cdf
Verilog\基础实验\加法器\add.done
Verilog\基础实验\加法器\add.fit.eqn
Verilog\基础实验\加法器\add.fit.rpt
Verilog\基础实验\加法器\add.fit.summary
Verilog\基础实验\加法器\add.flow.rpt
Verilog\基础实验\加法器\add.map.eqn
Verilog\基础实验\加法器\add.map.rpt
Verilog\基础实验\加法器\add.map.summary
Verilog\基础实验\加法器\add.pin
Verilog\基础实验\加法器\add.pof
Verilog\基础实验\加法器\add.ppl
Verilog\基础实验\加法器\add.qpf
Verilog\基础实验\加法器\add.qsf
Verilog\基础实验\加法器\add.qws
Verilog\基础实验\加法器\add.sim.rpt
Verilog\基础实验\加法器\add.tan.rpt
Verilog\基础实验\加法器\add.tan.summary
Verilog\基础实验\加法器\add.v
Verilog\基础实验\加法器\add.v.bak
Verilog\基础实验\加法器\add.vwf
Verilog\基础实验\加法器\cmp_state.ini
Verilog\基础实验\加法器\db\add.(0).cnf.cdb
Verilog\基础实验\加法器\db\add.(0).cnf.hdb
Verilog\基础实验\加法器\db\add.asm.qmsg
Verilog\基础实验\加法器\db\add.cbx.xml
Verilog\基础实验\加法器\db\add.cmp.cdb
Verilog\基础实验\加法器\db\add.cmp.hdb
Verilog\基础实验\加法器\db\add.cmp.rdb
Verilog\基础实验\加法器\db\add.cmp.tdb
Verilog\基础实验\加法器\db\add.cmp0.ddb
Verilog\基础实验\加法器\db\add.db_info
Verilog\基础实验\加法器\db\add.eco.cdb
Verilog\基础实验\加法器\db\add.fit.qmsg
Verilog\基础实验\加法器\db\add.hier_info
Verilog\基础实验\加法器\db\add.hif
Verilog\基础实验\加法器\db\add.map.cdb
Verilog\基础实验\加法器\db\add.map.hdb
Verilog\基础实验\加法器\db\add.map.qmsg
Verilog\基础实验\加法器\db\add.pre_map.cdb
Verilog\基础实验\加法器\db\add.pre_map.hdb
Verilog\基础实验\加法器\db\add.psp
Verilog\基础实验\加法器\db\add.rtlv.hdb
Verilog\基础实验\加法器\db\add.rtlv_sg.cdb
Verilog\基础实验\加法器\db\add.rtlv_sg_swap.cdb
Verilog\基础实验\加法器\db\add.sgdiff.cdb
Verilog\基础实验\加法器\db\add.sgdiff.hdb
Verilog\基础实验\加法器\db\add.sim.hdb
Verilog\基础实验\加法器\db\add.sim.qmsg
Verilog\基础实验\加法器\db\add.sim.rdb
Verilog\基础实验\加法器\db\add.sim.vwf
Verilog\基础实验\加法器\db\add.sld_design_entry.sci
Verilog\基础实验\加法器\db\add.sld_design_entry_dsc.sci
Verilog\基础实验\加法器\db\add.syn_hier_info
Verilog\基础实验\加法器\db\add.tan.qmsg
Verilog\基础实验\加法器\db\add_cmp.qrpt
Verilog\基础实验\加法器\db\add_sim.qrpt
Verilog\基础实验\加法器\db\add_sub_3kh.tdf
Verilog\基础实验\加法器\db
Verilog\基础实验\加法器
Verilog\基础实验\四位比较器\.xhdl3.xref
Verilog\基础实验\四位比较器\cmp.asm.rpt
Verilog\基础实验\四位比较器\cmp.cdf
Verilog\基础实验\四位比较器\cmp.done
Verilog\基础实验\四位比较器\cmp.fit.eqn
Verilog\基础实验\四位比较器\cmp.fit.rpt
Verilog\基础实验\四位比较器\cmp.fit.summary
Verilog\基础实验\四位比较器\cmp.flow.rpt
Verilog\基础实验\四位比较器\cmp.map.eqn
Verilog\基础实验\四位比较器\cmp.map.rpt
Verilog\基础实验\四位比较器\cmp.map.summary
Verilog\基础实验\四位比较器\cmp.pin
Verilog\基础实验\四位比较器\cmp.pof
Verilog\基础实验\四位比较器\cmp.qpf
Verilog\基础实验\四位比较器\cmp.qsf
Verilog\基础实验\四位比较器\cmp.qws
Verilog\基础实验\四位比较器\cmp.tan.rpt
Verilog\基础实验\四位比较器\cmp.tan.summary
Verilog\基础实验\四位比较器\cmp.v
Verilog\基础实验\四位比较器\cmp.v.bak
Verilog\基础实验\四位比较器\cmp_state.ini
Verilog\基础实验\四位比较器\db\cmp.(0).cnf.cdb
Verilog\基础实验\四位比较器\db\cmp.(0).cnf.hdb
Verilog\基础实验\四位比较器\db\cmp.asm.qmsg
Verilog\基础实验\四位比较器\db\cmp.cbx.xml
Verilog\基础实验\四位比较器\db\cmp.cmp.cdb
Verilog\基础实验\四位比较器\db\cmp.cmp.hdb
Verilog\基础实验\四位比较器\db\cmp.cmp.rdb
Verilog\基础实验\四位比较器\db\cmp.cmp.tdb
Verilog\基础实验\四位比较器\db\cmp.cmp0.ddb
Verilog\基础实验\四位比较器\db\cmp.db_info
Verilog\基础实验\四位比较器\db\cmp.eco.cdb
Verilog\基础实验\四位比较器\db\cmp.fit.qmsg
Verilog\基础实验\四位比较器\db\cmp.hier_info
Verilog\基础实验\四位比较器\db\cmp.hif
Verilog\基础实验\四位比较器\db\cmp.map.cdb
Verilog\基础实验\四位比较器\db\cmp.map.hdb
Verilog\基础实验\四位比较器\db\cmp.map.qmsg
Verilog\基础实验\四位比较器\db\cmp.pre_map.cdb
Verilog\基础实验\四位比较器\db\cmp.pre_map.hdb
Verilog\基础实验\四位比较器\db\cmp.psp
Verilog\基础实验\四位比较器\db\cmp.rtlv.hdb
Verilog\基础实验\四位比较器\db\cmp.rtlv_sg.cdb
Verilog\基础实验\四位比较器\db\cmp.rtlv_sg_swap.cdb
Verilog\基础实验\四位比较器\db\cmp.sgdiff.cdb
Verilog\基础实验\四位比较器\db\cmp.sgdiff.hdb
Verilog\基础实验\四位比较器\db\cmp.sld_design_entry.sci
Verilog\基础实验\四位比较器\db\cmp.sld_design_entry_dsc.sci
Verilog\基础实验\四位比较器\db\cmp.syn_hier_info
Verilog\基础实验\四位比较器\db\cmp.tan.qmsg
Verilog\基础实验\四位比较器\db\cmp_cmp.qrpt
Verilog\基础实验\四位比较器\db
Verilog\基础实验\四位比较器
Verilog\基础实验\多路选择器\.xhdl3.xref
Verilog\基础实验\多路选择器\cmp_state.ini
Verilog\基础实验\多路选择器\db\mux.(0).cnf.cdb
Verilog\基础实验\多路选择器\db\mux.(0).cnf.hdb
Verilog\基础实验\多路选择器\db\mux.asm.qmsg
Verilog\基础实验\多路选择器\db\mux.cbx.xml
Verilog\基础实验\多路选择器\db\mux.cmp.cdb
Verilog\基础实验\多路选择器\db\mux.cmp.hdb
Verilog\基础实验\多路选择器\db\mux.cmp.rdb
Verilog\基础实验\多路选择器\db\mux.cmp.tdb
Verilog\基础实验\多路选择器\db\mux.cmp0.ddb
Verilog\基础实验\多路选择器\db\mux.db_info
Verilog\基础实验\多路选择器\db\mux.eco.cdb
Verilog\基础实验\多路选择器\db\mux.fit.qmsg
Verilog\基础实验\多路选择器\db\mux.hier_info
Verilog\基础实验\多路选择器\db\mux.hif
Verilog\基础实验\多路选择器\db\mux.map.cdb
Verilog\基础实验\多路选择器\db\mux.map.hdb
Verilog\基础实验\多路选择器\db\mux.map.qmsg
Verilog\基础实验\多路选择器\db\mux.pre_map.cdb
Verilog\基础实验\多路选择器\db\mux.pre_map.hdb
Verilog\基础实验\多路选择器\db\mux.psp
Verilog\基础实验\多路选择器\db\mux.rtlv.hdb
Verilog\基础实验\多路选择器\db\mux.rtlv_sg.cdb
Verilog\基础实验\多路选择器\db\mux.rtlv_sg_swap.cdb
Verilog\基础实验\多路选择器\db\mux.sgdiff.cdb
Verilog\基础实验\多路选择器\db\mux.sgdiff.hdb
Verilog\基础实验\多路选择器\db\mux.sld_design_entry.sci
Verilog\基础实验\多路选择器\db\mux.sld_design_entry_dsc.sci
Verilog\基础实验\多路选择器\db\mux.syn_hier_info
Verilog\基础实验\多路选择器\db\mux.tan.qmsg
Verilog\基础实验\多路选择器\db\mux_cmp.qrpt
Verilog\基础实验\多路选择器\db
Verilog\基础实验\多路选择器\mux.asm.rpt
Verilog\基础实验\多路选择器\mux.done
Verilog\基础实验\多路选择器\mux.fit.eqn
Verilog\基础实验\多路选择器\mux.fit.rpt
Verilog\基础实验\多路选择器\mux.fit.summary
Verilog\基础实验\多路选择器\mux.flow.rpt
Verilog\基础实验\多路选择器\mux.map.eqn
Verilog\基础实验\多路选择器\mux.map.rpt
Verilog\基础实验\多路选择器\mux.map.summary
Verilog\基础实验\多路选择器\mux.pin
Verilog\基础实验\多路选择器\mux.pof
Verilog\基础实验\多路选择器\mux.qpf
Verilog\基础实验\多路选择器\mux.qsf
Verilog\基础实验\多路选择器\mux.qws
Verilog\基础实验\多路选择器\mux.tan.rpt
Verilog\基础实验\多路选择器\mux.tan.summary
Verilog\基础实验\多路选择器\mux.v
Verilog\基础实验\多路选择器\mux.v.bak
Verilog\基础实验\多路选择器
Verilog\基础实验\简单状态机\.xhdl3.xref
Verilog\基础实验\简单状态机\cmp_state.ini
Verilog\基础实验\简单状态机\db\add_sub_5ph.tdf
Verilog\基础实验\简单状态机\db\state_machine.(0).cnf.cdb
Verilog\基础实验\简单状态机\db\state_machine.(0).cnf.hdb
Verilog\基础实验\简单状态机\db\state_machine.(1).cnf.cdb
Verilog\基础实验\简单状态机\db\state_machine.(1).cnf.hdb
Verilog\基础实验\简单状态机\db\state_machine.(2).cnf.cdb
Verilog\基础实验\简单状态机\db\state_machine.(2).cnf.hdb
Verilog\基础实验\简单状态机\db\state_machine.asm.qmsg
Verilog\基础实验\简单状态机\db\state_machine.cbx.xml
Verilog\基础实验\简单状态机\db\state_machine.cmp.cdb
Verilog\基础实验\简单状态机\db\state_machine.cmp.hdb
Verilog\基础实验\简单状态机\db\state_machine.cmp.rdb
Verilog\基础实验\简单状态机\db\state_machine.cmp.tdb
Verilog\基础实验\简单状态机\db\state_machine.cmp0.ddb
Verilog\基础实验\简单状态机\db\state_machine.db_info
Verilog\基础实验\简单状态机\db\state_machine.eco.cdb
Verilog\基础实验\简单状态机\db\state_machine.fit.qmsg
Verilog\基础实验\简单状态机\db\state_machine.hier_info
Verilog\基础实验\简单状态机\db\state_machine.hif
Verilog\基础实验\简单状态机\db\state_machine.map.cdb
Verilog\基础实验\简单状态机\db\state_machine.map.hdb
Verilog\基础实验\简单状态机\db\state_machine.map.qmsg
Verilog\基础实验\简单状态机\db\state_machine.pre_map.cdb
Verilog\基础实验\简单状态机\db\state_machine.pre_map.hdb
Verilog\基础实验\简单状态机\db\state_machine.psp
Verilog\基础实验\简单状态机\db\state_machine.rtlv.hdb
Verilog\基础实验\简单状态机\db\state_machine.rtlv_sg.cdb
Verilog\基础实验\简单状态机\db\state_machine.rtlv_sg_swap.cdb
Verilog\基础实验\简单状态机\db\state_machine.sgdiff.cdb
Verilog\基础实验\简单状态机\db\state_machine.sgdiff.hdb
Verilog\基础实验\简单状态机\db\state_machine.sld_design_entry.sci
Verilog\基础实验\简单状态机\db\state_machine.sld_design_entry_dsc.sci
Verilog\基础实验\简单状态机\db\state_machine.smp_dump.txt
Verilog\基础实验\简单状态机\db\state_machine.syn_hier_info
Verilog\基础实验\简单状态机\db\state_machine.tan.qmsg
Verilog\基础实验\简单状态机\db\state_machine_cmp.qrpt
Verilog\基础实验\简单状态机\db
Verilog\基础实验\简单状态机\state_machine.asm.rpt
Verilog\基础实验\简单状态机\state_machine.cdf
Verilog\基础实验\简单状态机\state_machine.done
Verilog\基础实验\简单状态机\state_machine.fit.eqn
Verilog\基础实验\简单状态机\state_machine.fit.rpt
Verilog\基础实验\简单状态机\state_machine.fit.summary
Verilog\基础实验\简单状态机\state_machine.flow.rpt
Verilog\基础实验\简单状态机\state_machine.map.eqn
Verilog\基础实验\简单状态机\state_machine.map.rpt
Verilog\基础实验\简单状态机\state_machine.map.summary
Verilog\基础实验\简单状态机\state_machine.pin
Verilog\基础实验\简单状态机\state_machine.pof
Verilog\基础实验\简单状态机\state_machine.qpf
Verilog\基础实验\简单状态机\state_machine.qsf
Verilog\基础实验\简单状态机\state_machine.qws
Verilog\基础实验\简单状态机\state_machine.tan.rpt
Verilog\基础实验\简单状态机\state_machine.tan.summary
Verilog\基础实验\简单状态机\state_machine.v
Verilog\基础实验\简单状态机\state_machine.v.bak
Verilog\基础实验\简单状态机
Verilog\基础实验\除法器\.xhdl3.xref
Verilog\基础实验\除法器\cmp_state.ini
Verilog\基础实验\除法器\db\div.(0).cnf.cdb
Verilog\基础实验\除法器\db\div.(0).cnf.hdb
Verilog\基础实验\除法器\db\div.asm.qmsg
Verilog\基础实验\除法器\db\div.cbx.xml
Verilog\基础实验\除法器\db\div.cmp.cdb
Verilog\基础实验\除法器\db\div.cmp.hdb
Verilog\基础实验\除法器\db\div.cmp.rdb
Verilog\基础实验\除法器\db\div.cmp.tdb
Verilog\基础实验\除法器\db\div.cmp0.ddb
Verilog\基础实验\除法器\db\div.db_info
Verilog\基础实验\除法器\db\div.eco.cdb
Verilog\基础实验\除法器\db\div.fit.qmsg
Verilog\基础实验\除法器\db\div.hier_info
Verilog\基础实验\除法器\db\div.hif
Verilog\基础实验\除法器\db\div.map.cdb
Verilog\基础实验\除法器\db\div.map.hdb
Verilog\基础实验\除法器\db\div.map.qmsg
Verilog\基础实验\除法器\db\div.pre_map.cdb
Verilog\基础实验\除法器\db\div.pre_map.hdb
Verilog\基础实验\除法器\db\div.psp
Verilog\基础实验\除法器\db\div.rtlv.hdb
Verilog\基础实验\除法器\db\div.rtlv_sg.cdb
Verilog\基础实验\除法器\db\div.rtlv_sg_swap.cdb
Verilog\基础实验\除法器\db\div.sgdiff.cdb
Verilog\基础实验\除法器\db\div.sgdiff.hdb
Verilog\基础实验\除法器\db\div.sld_design_entry.sci
Verilog\基础实验\除法器\db\div.sld_design_entry_dsc.sci
Verilog\基础实验\除法器\db\div.syn_hier_info
Verilog\基础实验\除法器\db\div.tan.qmsg
Verilog\基础实验\除法器\db\div_cmp.qrpt
Verilog\基础实验\除法器\db
Verilog\基础实验\除法器\div.asm.rpt
Verilog\基础实验\除法器\div.done
Verilog\基础实验\除法器\div.fit.eqn
Verilog\基础实验\除法器\div.fit.rpt
Verilog\基础实验\除法器\div.fit.summary
Verilog\基础实验\除法器\div.flow.rpt
Verilog\基础实验\除法器\div.map.eqn
Verilog\基础实验\除法器\div.map.rpt
Verilog\基础实验\除法器\div.map.summary
Verilog\基础实验\除法器\div.pin
Verilog\基础实验\除法器\div.pof
Verilog\基础实验\除法器\div.qpf
Verilog\基础实验\除法器\div.qsf
Verilog\基础实验\除法器\div.qws
Verilog\基础实验\除法器\div.tan.rpt
Verilog\基础实验\除法器\div.tan.summary
Verilog\基础实验\除法器\div.v
Verilog\基础实验\除法器\div.v.bak
Verilog\基础实验\除法器
Verilog\基础实验
Verilog\接口实验\7段数码管\seg71\.xhdl3.xref
Verilog\接口实验\7段数码管\seg71\cmp_state.ini
Verilog\接口实验\7段数码管\seg71\db\seg71.(0).cnf.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(0).cnf.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(1).cnf.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(1).cnf.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(2).cnf.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(2).cnf.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(3).cnf.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.(3).cnf.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.asm.qmsg
Verilog\接口实验\7段数码管\seg71\db\seg71.cbx.xml
Verilog\接口实验\7段数码管\seg71\db\seg71.cmp.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.cmp.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.cmp.rdb
Verilog\接口实验\7段数码管\seg71\db\seg71.cmp.tdb
Verilog\接口实验\7段数码管\seg71\db\seg71.cmp0.ddb
Verilog\接口实验\7段数码管\seg71\db\seg71.db_info
Verilog\接口实验\7段数码管\seg71\db\seg71.eco.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.fit.qmsg
Verilog\接口实验\7段数码管\seg71\db\seg71.hier_info
Verilog\接口实验\7段数码管\seg71\db\seg71.hif
Verilog\接口实验\7段数码管\seg71\db\seg71.map.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.map.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.map.qmsg
Verilog\接口实验\7段数码管\seg71\db\seg71.pre_map.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.pre_map.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.psp
Verilog\接口实验\7段数码管\seg71\db\seg71.rtlv.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.rtlv_sg.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.rtlv_sg_swap.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.sgdiff.cdb
Verilog\接口实验\7段数码管\seg71\db\seg71.sgdiff.hdb
Verilog\接口实验\7段数码管\seg71\db\seg71.sld_design_entry.sci
Verilog\接口实验\7段数码管\seg71\db\seg71.sld_design_entry_dsc.sci
Verilog\接口实验\7段数码管\seg71\db\seg71.syn_hier_info
Verilog\接口实验\7段数码管\seg71\db\seg71.tan.qmsg
Verilog\接口实验\7段数码管\seg71\db\seg71_cmp.qrpt
Verilog\接口实验\7段数码管\seg71\db
Verilog\接口实验\7段数码管\seg71\seg71.asm.rpt
Verilog\接口实验\7段数码管\seg71\seg71.done
Verilog\接口实验\7段数码管\seg71\seg71.fit.eqn
Verilog\接口实验\7段数码管\seg71\seg71.fit.rpt
Verilog\接口实验\7段数码管\seg71\seg71.fit.summary
Verilog\接口实验\7段数码管\seg71\seg71.flow.rpt
Verilog\接口实验\7段数码管\seg71\seg71.map.eqn
Verilog\接口实验\7段数码管\seg71\seg71.map.rpt
Verilog\接口实验\7段数码管\seg71\seg71.map.summary
Verilog\接口实验\7段数码管\seg71\seg71.pin
Verilog\接口实验\7段数码管\seg71\seg71.pof
Verilog\接口实验\7段数码管\seg71\seg71.qpf
Verilog\接口实验\7段数码管\seg71\seg71.qsf
Verilog\接口实验\7段数码管\seg71\seg71.qws
Verilog\接口实验\7段数码管\seg71\seg71.tan.rpt
Verilog\接口实验\7段数码管\seg71\seg71.tan.summary
Verilog\接口实验\7段数码管\seg71\seg71.v
Verilog\接口实验\7段数码管\seg71\seg71.v.bak
Verilog\接口实验\7段数码管\seg71
Verilog\接口实验\7段数码管
Verilog\接口实验\i2c总线\.xhdl3.xref
Verilog\接口实验\i2c总线\cmp_state.ini
Verilog\接口实验\i2c总线\db\add_sub_5ph.tdf
Verilog\接口实验\i2c总线\db\add_sub_6ph.tdf
Verilog\接口实验\i2c总线\db\add_sub_dph.tdf
Verilog\接口实验\i2c总线\db\add_sub_rnh.tdf
Verilog\接口实验\i2c总线\db\i2c.(0).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(0).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(1).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(1).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(10).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(10).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(11).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(11).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(12).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(12).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(13).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(13).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(14).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(14).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(2).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(2).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(3).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(3).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(4).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(4).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(5).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(5).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(6).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(6).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(7).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(7).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(8).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(8).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.(9).cnf.cdb
Verilog\接口实验\i2c总线\db\i2c.(9).cnf.hdb
Verilog\接口实验\i2c总线\db\i2c.asm.qmsg
Verilog\接口实验\i2c总线\db\i2c.cbx.xml
Verilog\接口实验\i2c总线\db\i2c.cmp.cdb
Verilog\接口实验\i2c总线\db\i2c.cmp.hdb
Verilog\接口实验\i2c总线\db\i2c.cmp.rdb
Verilog\接口实验\i2c总线\db\i2c.cmp.tdb
Verilog\接口实验\i2c总线\db\i2c.cmp0.ddb
Verilog\接口实验\i2c总线\db\i2c.db_info
Verilog\接口实验\i2c总线\db\i2c.eco.cdb
Verilog\接口实验\i2c总线\db\i2c.fit.qmsg
Verilog\接口实验\i2c总线\db\i2c.hier_info
Verilog\接口实验\i2c总线\db\i2c.hif
Verilog\接口实验\i2c总线\db\i2c.map.cdb
Verilog\接口实验\i2c总线\db\i2c.map.hdb
Verilog\接口实验\i2c总线\db\i2c.map.qmsg
Verilog\接口实验\i2c总线\db\i2c.pre_map.cdb
Verilog\接口实验\i2c总线\db\i2c.pre_map.hdb
Verilog\接口实验\i2c总线\db\i2c.psp
Verilog\接口实验\i2c总线\db\i2c.rtlv.hdb
Verilog\接口实验\i2c总线\db\i2c.rtlv_sg.cdb
Verilog\接口实验\i2c总线\db\i2c.rtlv_sg_swap.cdb
Verilog\接口实验\i2c总线\db\i2c.sgdiff.cdb
Verilog\接口实验\i2c总线\db\i2c.sgdiff.hdb
Verilog\接口实验\i2c总线\db\i2c.sld_design_entry.sci
Verilog\接口实验\i2c总线\db\i2c.sld_design_entry_dsc.sci
Verilog\接口实验\i2c总线\db\i2c.smp_dump.txt
Verilog\接口实验\i2c总线\db\i2c.syn_hier_info
Verilog\接口实验\i2c总线\db\i2c.tan.qmsg
Verilog\接口实验\i2c总线\db\i2c_cmp.qrpt
Verilog\接口实验\i2c总线\db
Verilog\接口实验\i2c总线\i2c.asm.rpt
Verilog\接口实验\i2c总线\i2c.cdf
Verilog\接口实验\i2c总线\i2c.done
Verilog\接口实验\i2c总线\i2c.fit.eqn
Verilog\接口实验\i2c总线\i2c.fit.rpt
Verilog\接口实验\i2c总线\i2c.fit.summary
Verilog\接口实验\i2c总线\i2c.flow.rpt
Verilog\接口实验\i2c总线\i2c.map.eqn
Verilog\接口实验\i2c总线\i2c.map.rpt
Verilog\接口实验\i2c总线\i2c.map.summary
Verilog\接口实验\i2c总线\i2c.pin
Verilog\接口实验\i2c总线\i2c.pof
Verilog\接口实验\i2c总线\i2c.qpf
Verilog\接口实验\i2c总线\i2c.qsf
Verilog\接口实验\i2c总线\i2c.qws
Verilog\接口实验\i2c总线\i2c.tan.rpt
Verilog\接口实验\i2c总线\i2c.tan.summary
Verilog\接口实验\i2c总线\i2c.v
Verilog\接口实验\i2c总线\i2c.v.bak
Verilog\接口实验\i2c总线\serv_req_info.txt
Verilog\接口实验\i2c总线
Verilog\接口实验\串口\cmp_state.ini
Verilog\接口实验\串口\db\add_sub_5ph.tdf
Verilog\接口实验\串口\db\add_sub_aph.tdf
Verilog\接口实验\串口\db\serial.(0).cnf.cdb
Verilog\接口实验\串口\db\serial.(0).cnf.hdb
Verilog\接口实验\串口\db\serial.(1).cnf.cdb
Verilog\接口实验\串口\db\serial.(1).cnf.hdb
Verilog\接口实验\串口\db\serial.(2).cnf.cdb
Verilog\接口实验\串口\db\serial.(2).cnf.hdb
Verilog\接口实验\串口\db\serial.(3).cnf.cdb
Verilog\接口实验\串口\db\serial.(3).cnf.hdb
Verilog\接口实验\串口\db\serial.(4).cnf.cdb
Verilog\接口实验\串口\db\serial.(4).cnf.hdb
Verilog\接口实验\串口\db\serial.(5).cnf.cdb
Verilog\接口实验\串口\db\serial.(5).cnf.hdb
Verilog\接口实验\串口\db\serial.(6).cnf.cdb
Verilog\接口实验\串口\db\serial.(6).cnf.hdb
Verilog\接口实验\串口\db\serial.(7).cnf.cdb
Verilog\接口实验\串口\db\serial.(7).cnf.hdb
Verilog\接口实验\串口\db\serial.(8).cnf.cdb
Verilog\接口实验\串口\db\serial.(8).cnf.hdb
Verilog\接口实验\串口\db\serial.(9).cnf.cdb
Verilog\接口实验\串口\db\serial.(9).cnf.hdb
Verilog\接口实验\串口\db\serial.asm.qmsg
Verilog\接口实验\串口\db\serial.cbx.xml
Verilog\接口实验\串口\db\serial.cmp.cdb
Verilog\接口实验\串口\db\serial.cmp.hdb
Verilog\接口实验\串口\db\serial.cmp.rdb
Verilog\接口实验\串口\db\serial.cmp.tdb
Verilog\接口实验\串口\db\serial.cmp0.ddb
Verilog\接口实验\串口\db\serial.db_info
Verilog\接口实验\串口\db\serial.eco.cdb
Verilog\接口实验\串口\db\serial.fit.qmsg
Verilog\接口实验\串口\db\serial.hier_info
Verilog\接口实验\串口\db\serial.hif
Verilog\接口实验\串口\db\serial.map.cdb
Verilog\接口实验\串口\db\serial.map.hdb
Verilog\接口实验\串口\db\serial.map.qmsg
Verilog\接口实验\串口\db\serial.pre_map.cdb
Verilog\接口实验\串口\db\serial.pre_map.hdb
Verilog\接口实验\串口\db\serial.psp
Verilog\接口实验\串口\db\serial.rtlv.hdb
Verilog\接口实验\串口\db\serial.rtlv_sg.cdb
Verilog\接口实验\串口\db\serial.rtlv_sg_swap.cdb
Verilog\接口实验\串口\db\serial.sgdiff.cdb
Verilog\接口实验\串口\db\serial.sgdiff.hdb
Verilog\接口实验\串口\db\serial.sld_design_entry.sci
Verilog\接口实验\串口\db\serial.sld_design_entry_dsc.sci
Verilog\接口实验\串口\db\serial.syn_hier_info
Verilog\接口实验\串口\db\serial.tan.qmsg
Verilog\接口实验\串口\db\serial_cmp.qrpt
Verilog\接口实验\串口\db
Verilog\接口实验\串口\serial.asm.rpt
Verilog\接口实验\串口\serial.cdf
Verilog\接口实验\串口\serial.done
Verilog\接口实验\串口\serial.fit.eqn
Verilog\接口实验\串口\serial.fit.rpt
Verilog\接口实验\串口\serial.fit.summary
Verilog\接口实验\串口\serial.flow.rpt
Verilog\接口实验\串口\serial.map.eqn
Verilog\接口实验\串口\serial.map.rpt
Verilog\接口实验\串口\serial.map.summary
Verilog\接口实验\串口\serial.pin
Verilog\接口实验\串口\serial.pof
Verilog\接口实验\串口\serial.qpf
Verilog\接口实验\串口\serial.qsf
Verilog\接口实验\串口\serial.qws
Verilog\接口实验\串口\serial.tan.rpt
Verilog\接口实验\串口\serial.tan.summary
Verilog\接口实验\串口\serial.v
Verilog\接口实验\串口\serial.v.bak
Verilog\接口实验\串口
Verilog\接口实验\拨码开关\.xhdl3.xref
Verilog\接口实验\拨码开关\cmp_state.ini
Verilog\接口实验\拨码开关\db\dial.(0).cnf.cdb
Verilog\接口实验\拨码开关\db\dial.(0).cnf.hdb
Verilog\接口实验\拨码开关\db\dial.(1).cnf.cdb
Verilog\接口实验\拨码开关\db\dial.(1).cnf.hdb
Verilog\接口实验\拨码开关\db\dial.(2).cnf.cdb
Verilog\接口实验\拨码开关\db\dial.(2).cnf.hdb
Verilog\接口实验\拨码开关\db\dial.asm.qmsg
Verilog\接口实验\拨码开关\db\dial.cbx.xml
Verilog\接口实验\拨码开关\db\dial.cmp.cdb
Verilog\接口实验\拨码开关\db\dial.cmp.hdb
Verilog\接口实验\拨码开关\db\dial.cmp.rdb
Verilog\接口实验\拨码开关\db\dial.cmp.tdb
Verilog\接口实验\拨码开关\db\dial.cmp0.ddb
Verilog\接口实验\拨码开关\db\dial.db_info
Verilog\接口实验\拨码开关\db\dial.eco.cdb
Verilog\接口实验\拨码开关\db\dial.fit.qmsg
Verilog\接口实验\拨码开关\db\dial.hier_info
Verilog\接口实验\拨码开关\db\dial.hif
Verilog\接口实验\拨码开关\db\dial.map.cdb
Verilog\接口实验\拨码开关\db\dial.map.hdb
Verilog\接口实验\拨码开关\db\dial.map.qmsg
Verilog\接口实验\拨码开关\db\dial.pre_map.cdb
Verilog\接口实验\拨码开关\db\dial.pre_map.hdb
Verilog\接口实验\拨码开关\db\dial.psp
Verilog\接口实验\拨码开关\db\dial.rtlv.hdb
Verilog\接口实验\拨码开关\db\dial.rtlv_sg.cdb
Verilog\接口实验\拨码开关\db\dial.rtlv_sg_swap.cdb
Verilog\接口实验\拨码开关\db\dial.sgdiff.cdb
Verilog\接口实验\拨码开关\db\dial.sgdiff.hdb
Verilog\接口实验\拨码开关\db\dial.sld_design_entry.sci
Verilog\接口实验\拨码开关\db\dial.sld_design_entry_dsc.sci
Verilog\接口实验\拨码开关\db\dial.syn_hier_info
Verilog\接口实验\拨码开关\db\dial.tan.qmsg
Verilog\接口实验\拨码开关\db\dial_cmp.qrpt
Verilog\接口实验\拨码开关\db
Verilog\接口实验\拨码开关\dial.asm.rpt
Verilog\接口实验\拨码开关\dial.done
Verilog\接口实验\拨码开关\dial.fit.eqn
Verilog\接口实验\拨码开关\dial.fit.rpt
Verilog\接口实验\拨码开关\dial.fit.summary
Verilog\接口实验\拨码开关\dial.flow.rpt
Verilog\接口实验\拨码开关\dial.map.eqn
Verilog\接口实验\拨码开关\dial.map.rpt
Verilog\接口实验\拨码开关\dial.map.summary
Verilog\接口实验\拨码开关\dial.pin
Verilog\接口实验\拨码开关\dial.pof
Verilog\接口实验\拨码开关\dial.qpf
Verilog\接口实验\拨码开关\dial.qsf
Verilog\接口实验\拨码开关\dial.qws
Verilog\接口实验\拨码开关\dial.tan.rpt
Verilog\接口实验\拨码开关\dial.tan.summary
Verilog\接口实验\拨码开关\dial.v
Verilog\接口实验\拨码开关\dial.v.bak
Verilog\接口实验\拨码开关
Verilog\接口实验\矩阵键盘\key1\.xhdl3.xref
Verilog\接口实验\矩阵键盘\key1\cmp_state.ini
Verilog\接口实验\矩阵键盘\key1\db\key1.(0).cnf.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.(0).cnf.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.(1).cnf.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.(1).cnf.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.(2).cnf.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.(2).cnf.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.asm.qmsg
Verilog\接口实验\矩阵键盘\key1\db\key1.cbx.xml
Verilog\接口实验\矩阵键盘\key1\db\key1.cmp.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.cmp.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.cmp.rdb
Verilog\接口实验\矩阵键盘\key1\db\key1.cmp.tdb
Verilog\接口实验\矩阵键盘\key1\db\key1.cmp0.ddb
Verilog\接口实验\矩阵键盘\key1\db\key1.db_info
Verilog\接口实验\矩阵键盘\key1\db\key1.eco.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.fit.qmsg
Verilog\接口实验\矩阵键盘\key1\db\key1.hier_info
Verilog\接口实验\矩阵键盘\key1\db\key1.hif
Verilog\接口实验\矩阵键盘\key1\db\key1.map.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.map.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.map.qmsg
Verilog\接口实验\矩阵键盘\key1\db\key1.pre_map.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.pre_map.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.psp
Verilog\接口实验\矩阵键盘\key1\db\key1.rtlv.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.rtlv_sg.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.rtlv_sg_swap.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.sgdiff.cdb
Verilog\接口实验\矩阵键盘\key1\db\key1.sgdiff.hdb
Verilog\接口实验\矩阵键盘\key1\db\key1.sld_design_entry.sci
Verilog\接口实验\矩阵键盘\key1\db\key1.sld_design_entry_dsc.sci
Verilog\接口实验\矩阵键盘\key1\db\key1.smp_dump.txt
Verilog\接口实验\矩阵键盘\key1\db\key1.syn_hier_info
Verilog\接口实验\矩阵键盘\key1\db\key1.tan.qmsg
Verilog\接口实验\矩阵键盘\key1\db\key1_cmp.qrpt
Verilog\接口实验\矩阵键盘\key1\db
Verilog\接口实验\矩阵键盘\key1\key1.asm.rpt
Verilog\接口实验\矩阵键盘\key1\key1.cdf
Verilog\接口实验\矩阵键盘\key1\key1.done
Verilog\接口实验\矩阵键盘\key1\key1.fit.eqn
Verilog\接口实验\矩阵键盘\key1\key1.fit.rpt
Verilog\接口实验\矩阵键盘\key1\key1.fit.summary
Verilog\接口实验\矩阵键盘\key1\key1.flow.rpt
Verilog\接口实验\矩阵键盘\key1\key1.map.eqn
Verilog\接口实验\矩阵键盘\key1\key1.map.rpt
Verilog\接口实验\矩阵键盘\key1\key1.map.summary
Verilog\接口实验\矩阵键盘\key1\key1.pin
Verilog\接口实验\矩阵键盘\key1\key1.pof
Verilog\接口实验\矩阵键盘\key1\key1.qpf
Verilog\接口实验\矩阵键盘\key1\key1.qsf
Verilog\接口实验\矩阵键盘\key1\key1.qws
Verilog\接口实验\矩阵键盘\key1\key1.tan.rpt
Verilog\接口实验\矩阵键盘\key1\key1.tan.summary
Verilog\接口实验\矩阵键盘\key1\key1.v
Verilog\接口实验\矩阵键盘\key1\key1.v.bak
Verilog\接口实验\矩阵键盘\key1
Verilog\接口实验\矩阵键盘
Verilog\接口实验\蜂鸣器\.xhdl3.xref
Verilog\接口实验\蜂鸣器\buzzer.asm.rpt
Verilog\接口实验\蜂鸣器\buzzer.cdf
Verilog\接口实验\蜂鸣器\buzzer.done
Verilog\接口实验\蜂鸣器\buzzer.fit.eqn
Verilog\接口实验\蜂鸣器\buzzer.fit.rpt
Verilog\接口实验\蜂鸣器\buzzer.fit.summary
Verilog\接口实验\蜂鸣器\buzzer.flow.rpt
Verilog\接口实验\蜂鸣器\buzzer.map.eqn
Verilog\接口实验\蜂鸣器\buzzer.map.rpt
Verilog\接口实验\蜂鸣器\buzzer.map.summary
Verilog\接口实验\蜂鸣器\buzzer.pin
Verilog\接口实验\蜂鸣器\buzzer.pof
Verilog\接口实验\蜂鸣器\buzzer.qpf
Verilog\接口实验\蜂鸣器\buzzer.qsf
Verilog\接口实验\蜂鸣器\buzzer.qws
Verilog\接口实验\蜂鸣器\buzzer.tan.rpt
Verilog\接口实验\蜂鸣器\buzzer.tan.summary
Verilog\接口实验\蜂鸣器\buzzer.v
Verilog\接口实验\蜂鸣器\buzzer.v.bak
Verilog\接口实验\蜂鸣器\cmp_state.ini
Verilog\接口实验\蜂鸣器\db\add_sub_7ph.tdf
Verilog\接口实验\蜂鸣器\db\buzzer.(0).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(0).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(1).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(1).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(10).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(10).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(11).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(11).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(2).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(2).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(3).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(3).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(4).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(4).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(5).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(5).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(6).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(6).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(7).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(7).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(8).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(8).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.(9).cnf.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.(9).cnf.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.asm.qmsg
Verilog\接口实验\蜂鸣器\db\buzzer.cbx.xml
Verilog\接口实验\蜂鸣器\db\buzzer.cmp.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.cmp.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.cmp.rdb
Verilog\接口实验\蜂鸣器\db\buzzer.cmp.tdb
Verilog\接口实验\蜂鸣器\db\buzzer.cmp0.ddb
Verilog\接口实验\蜂鸣器\db\buzzer.db_info
Verilog\接口实验\蜂鸣器\db\buzzer.eco.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.fit.qmsg
Verilog\接口实验\蜂鸣器\db\buzzer.hier_info
Verilog\接口实验\蜂鸣器\db\buzzer.hif
Verilog\接口实验\蜂鸣器\db\buzzer.map.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.map.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.map.qmsg
Verilog\接口实验\蜂鸣器\db\buzzer.pre_map.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.pre_map.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.psp
Verilog\接口实验\蜂鸣器\db\buzzer.rtlv.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.rtlv_sg.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.rtlv_sg_swap.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.sgdiff.cdb
Verilog\接口实验\蜂鸣器\db\buzzer.sgdiff.hdb
Verilog\接口实验\蜂鸣器\db\buzzer.sld_design_entry.sci
Verilog\接口实验\蜂鸣器\db\buzzer.sld_design_entry_dsc.sci
Verilog\接口实验\蜂鸣器\db\buzzer.smp_dump.txt
Verilog\接口实验\蜂鸣器\db\buzzer.syn_hier_info
Verilog\接口实验\蜂鸣器\db\buzzer.tan.qmsg
Verilog\接口实验\蜂鸣器\db\buzzer_cmp.qrpt
Verilog\接口实验\蜂鸣器\db
Verilog\接口实验\蜂鸣器
Verilog\接口实验\跑马灯\.xhdl3.xref
Verilog\接口实验\跑马灯\cmp_state.ini
Verilog\接口实验\跑马灯\db\ledwater.(0).cnf.cdb
Verilog\接口实验\跑马灯\db\ledwater.(0).cnf.hdb
Verilog\接口实验\跑马灯\db\ledwater.(1).cnf.cdb
Verilog\接口实验\跑马灯\db\ledwater.(1).cnf.hdb
Verilog\接口实验\跑马灯\db\ledwater.(2).cnf.cdb
Verilog\接口实验\跑马灯\db\ledwater.(2).cnf.hdb
Verilog\接口实验\跑马灯\db\ledwater.asm.qmsg
Verilog\接口实验\跑马灯\db\ledwater.cbx.xml
Verilog\接口实验\跑马灯\db\ledwater.cmp.cdb
Verilog\接口实验\跑马灯\db\ledwater.cmp.hdb
Verilog\接口实验\跑马灯\db\ledwater.cmp.rdb
Verilog\接口实验\跑马灯\db\ledwater.cmp.tdb
Verilog\接口实验\跑马灯\db\ledwater.cmp0.ddb
Verilog\接口实验\跑马灯\db\ledwater.db_info
Verilog\接口实验\跑马灯\db\ledwater.eco.cdb
Verilog\接口实验\跑马灯\db\ledwater.fit.qmsg
Verilog\接口实验\跑马灯\db\ledwater.hier_info
Verilog\接口实验\跑马灯\db\ledwater.hif
Verilog\接口实验\跑马灯\db\ledwater.map.cdb
Verilog\接口实验\跑马灯\db\ledwater.map.hdb
Verilog\接口实验\跑马灯\db\ledwater.map.qmsg
Verilog\接口实验\跑马灯\db\ledwater.pre_map.cdb
Verilog\接口实验\跑马灯\db\ledwater.pre_map.hdb
Verilog\接口实验\跑马灯\db\ledwater.psp
Verilog\接口实验\跑马灯\db\ledwater.rtlv.hdb
Verilog\接口实验\跑马灯\db\ledwater.rtlv_sg.cdb
Verilog\接口实验\跑马灯\db\ledwater.rtlv_sg_swap.cdb
Verilog\接口实验\跑马灯\db\ledwater.sgdiff.cdb
Verilog\接口实验\跑马灯\db\ledwater.sgdiff.hdb
Verilog\接口实验\跑马灯\db\ledwater.sld_design_entry.sci
Verilog\接口实验\跑马灯\db\ledwater.sld_design_entry_dsc.sci
Verilog\接口实验\跑马灯\db\ledwater.syn_hier_info
Verilog\接口实验\跑马灯\db\ledwater.tan.qmsg
Verilog\接口实验\跑马灯\db\ledwater_cmp.qrpt
Verilog\接口实验\跑马灯\db
Verilog\接口实验\跑马灯\ledwater.asm.rpt
Verilog\接口实验\跑马灯\ledwater.cdf
Verilog\接口实验\跑马灯\ledwater.done
Verilog\接口实验\跑马灯\ledwater.fit.eqn
Verilog\接口实验\跑马灯\ledwater.fit.rpt
Verilog\接口实验\跑马灯\ledwater.fit.summary
Verilog\接口实验\跑马灯\ledwater.flow.rpt
Verilog\接口实验\跑马灯\ledwater.map.eqn
Verilog\接口实验\跑马灯\ledwater.map.rpt
Verilog\接口实验\跑马灯\ledwater.map.summary
Verilog\接口实验\跑马灯\ledwater.pin
Verilog\接口实验\跑马灯\ledwater.pof
Verilog\接口实验\跑马灯\ledwater.qpf
Verilog\接口实验\跑马灯\ledwater.qsf
Verilog\接口实验\跑马灯\ledwater.qws
Verilog\接口实验\跑马灯\ledwater.tan.rpt
Verilog\接口实验\跑马灯\ledwater.tan.summary
Verilog\接口实验\跑马灯\ledwater.v
Verilog\接口实验\跑马灯\ledwater.v.bak
Verilog\接口实验\跑马灯
Verilog\接口实验
Verilog\综合实验\交通灯\.xhdl3.xref
Verilog\综合实验\交通灯\cmp_state.ini
Verilog\综合实验\交通灯\db\add_sub_bph.tdf
Verilog\综合实验\交通灯\db\traffic.(0).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(0).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(1).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(1).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(10).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(10).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(11).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(11).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(2).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(2).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(3).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(3).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(4).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(4).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(5).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(5).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(6).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(6).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(7).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(7).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(8).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(8).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.(9).cnf.cdb
Verilog\综合实验\交通灯\db\traffic.(9).cnf.hdb
Verilog\综合实验\交通灯\db\traffic.asm.qmsg
Verilog\综合实验\交通灯\db\traffic.cbx.xml
Verilog\综合实验\交通灯\db\traffic.cmp.cdb
Verilog\综合实验\交通灯\db\traffic.cmp.hdb
Verilog\综合实验\交通灯\db\traffic.cmp.rdb
Verilog\综合实验\交通灯\db\traffic.cmp.tdb
Verilog\综合实验\交通灯\db\traffic.cmp0.ddb
Verilog\综合实验\交通灯\db\traffic.db_info
Verilog\综合实验\交通灯\db\traffic.eco.cdb
Verilog\综合实验\交通灯\db\traffic.fit.qmsg
Verilog\综合实验\交通灯\db\traffic.hier_info
Verilog\综合实验\交通灯\db\traffic.hif
Verilog\综合实验\交通灯\db\traffic.map.cdb
Verilog\综合实验\交通灯\db\traffic.map.hdb
Verilog\综合实验\交通灯\db\traffic.map.qmsg
Verilog\综合实验\交通灯\db\traffic.pre_map.cdb
Verilog\综合实验\交通灯\db\traffic.pre_map.hdb
Verilog\综合实验\交通灯\db\traffic.psp
Verilog\综合实验\交通灯\db\traffic.rtlv.hdb
Verilog\综合实验\交通灯\db\traffic.rtlv_sg.cdb
Verilog\综合实验\交通灯\db\traffic.rtlv_sg_swap.cdb
Verilog\综合实验\交通灯\db\traffic.sgdiff.cdb
Verilog\综合实验\交通灯\db\traffic.sgdiff.hdb
Verilog\综合实验\交通灯\db\traffic.sld_design_entry.sci
Verilog\综合实验\交通灯\db\traffic.sld_design_entry_dsc.sci
Verilog\综合实验\交通灯\db\traffic.smp_dump.txt
Verilog\综合实验\交通灯\db\traffic.syn_hier_info
Verilog\综合实验\交通灯\db\traffic.tan.qmsg
Verilog\综合实验\交通灯\db\traffic_cmp.qrpt
Verilog\综合实验\交通灯\db
Verilog\综合实验\交通灯\traffic.asm.rpt
Verilog\综合实验\交通灯\traffic.cdf
Verilog\综合实验\交通灯\traffic.done
Verilog\综合实验\交通灯\traffic.fit.eqn
Verilog\综合实验\交通灯\traffic.fit.rpt
Verilog\综合实验\交通灯\traffic.fit.summary
Verilog\综合实验\交通灯\traffic.flow.rpt
Verilog\综合实验\交通灯\traffic.map.eqn
Verilog\综合实验\交通灯\traffic.map.rpt
Verilog\综合实验\交通灯\traffic.map.summary
Verilog\综合实验\交通灯\traffic.pin
Verilog\综合实验\交通灯\traffic.pof
Verilog\综合实验\交通灯\traffic.qpf
Verilog\综合实验\交通灯\traffic.qsf
Verilog\综合实验\交通灯\traffic.qws
Verilog\综合实验\交通灯\traffic.tan.rpt
Verilog\综合实验\交通灯\traffic.tan.summary
Verilog\综合实验\交通灯\traffic.v
Verilog\综合实验\交通灯\traffic.v.bak
Verilog\综合实验\交通灯
Verilog\综合实验\数字时钟\clock.asm.rpt
Verilog\综合实验\数字时钟\clock.cdf
Verilog\综合实验\数字时钟\clock.done
Verilog\综合实验\数字时钟\clock.fit.eqn
Verilog\综合实验\数字时钟\clock.fit.rpt
Verilog\综合实验\数字时钟\clock.fit.summary
Verilog\综合实验\数字时钟\clock.flow.rpt
Verilog\综合实验\数字时钟\clock.map.eqn
Verilog\综合实验\数字时钟\clock.map.rpt
Verilog\综合实验\数字时钟\clock.map.summary
Verilog\综合实验\数字时钟\clock.pin
Verilog\综合实验\数字时钟\clock.pof
Verilog\综合实验\数字时钟\clock.qpf
Verilog\综合实验\数字时钟\clock.qsf
Verilog\综合实验\数字时钟\clock.qws
Verilog\综合实验\数字时钟\clock.tan.rpt
Verilog\综合实验\数字时钟\clock.tan.summary
Verilog\综合实验\数字时钟\clock.v
Verilog\综合实验\数字时钟\clock.v.bak
Verilog\综合实验\数字时钟\cmp_state.ini
Verilog\综合实验\数字时钟\db\add_sub_bph.tdf
Verilog\综合实验\数字时钟\db\add_sub_onh.tdf
Verilog\综合实验\数字时钟\db\clock.(0).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(0).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(1).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(1).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(10).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(10).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(11).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(11).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(2).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(2).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(3).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(3).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(4).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(4).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(5).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(5).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(6).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(6).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(7).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(7).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(8).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(8).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.(9).cnf.cdb
Verilog\综合实验\数字时钟\db\clock.(9).cnf.hdb
Verilog\综合实验\数字时钟\db\clock.asm.qmsg
Verilog\综合实验\数字时钟\db\clock.cbx.xml
Verilog\综合实验\数字时钟\db\clock.cmp.cdb
Verilog\综合实验\数字时钟\db\clock.cmp.hdb
Verilog\综合实验\数字时钟\db\clock.cmp.rdb
Verilog\综合实验\数字时钟\db\clock.cmp.tdb
Verilog\综合实验\数字时钟\db\clock.cmp0.ddb
Verilog\综合实验\数字时钟\db\clock.db_info
Verilog\综合实验\数字时钟\db\clock.eco.cdb
Verilog\综合实验\数字时钟\db\clock.fit.qmsg
Verilog\综合实验\数字时钟\db\clock.hier_info
Verilog\综合实验\数字时钟\db\clock.hif
Verilog\综合实验\数字时钟\db\clock.map.cdb
Verilog\综合实验\数字时钟\db\clock.map.hdb
Verilog\综合实验\数字时钟\db\clock.map.qmsg
Verilog\综合实验\数字时钟\db\clock.pre_map.cdb
Verilog\综合实验\数字时钟\db\clock.pre_map.hdb
Verilog\综合实验\数字时钟\db\clock.psp
Verilog\综合实验\数字时钟\db\clock.rtlv.hdb
Verilog\综合实验\数字时钟\db\clock.rtlv_sg.cdb
Verilog\综合实验\数字时钟\db\clock.rtlv_sg_swap.cdb
Verilog\综合实验\数字时钟\db\clock.sgdiff.cdb
Verilog\综合实验\数字时钟\db\clock.sgdiff.hdb
Verilog\综合实验\数字时钟\db\clock.sld_design_entry.sci
Verilog\综合实验\数字时钟\db\clock.sld_design_entry_dsc.sci
Verilog\综合实验\数字时钟\db\clock.syn_hier_info
Verilog\综合实验\数字时钟\db\clock.tan.qmsg
Verilog\综合实验\数字时钟\db\clock_cmp.qrpt
Verilog\综合实验\数字时钟\db
Verilog\综合实验\数字时钟
Verilog\综合实验
Verilog