文件名称:vhdl_text1
介绍说明－－下载内容均来自于网络，请自行研究使用
1. 设计、仿真 and3、or3、dff的时序特性。
2. 设计138译码器，仿真其时序特性。器件选择MAX7128SLC84-7，指定管脚按照从小到大的顺序排列。-Design, simulation and3, or3, dff timing characteristics. Design 138 decoder, simulation timing characteristics. The device selection MAX7128SLC84-7, specify pins arranged in the order of small to large.
2. 设计138译码器，仿真其时序特性。器件选择MAX7128SLC84-7，指定管脚按照从小到大的顺序排列。-Design, simulation and3, or3, dff timing characteristics. Design 138 decoder, simulation timing characteristics. The device selection MAX7128SLC84-7, specify pins arranged in the order of small to large.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vhdl_text1\138.bdf
..........\ex1.bdf
vhdl_text1