dsp_flow\labs

........\....\lab1

........\....\....\automake.err

........\....\....\automake.log

........\....\....\lab1_soln

........\....\....\.........\automake.log

........\....\....\.........\mac_vhdl.alf

........\....\....\.........\mac_vhdl.bld

........\....\....\.........\mac_vhdl.cup

........\....\....\.........\mac_vhdl.dly

........\....\....\.........\mac_vhdl.err

........\....\....\.........\mac_vhdl.jhd

........\....\....\.........\mac_vhdl.jid

........\....\....\.........\mac_vhdl.mrp

........\....\....\.........\mac_vhdl.nc1

........\....\....\.........\mac_vhdl.ncd

........\....\....\.........\mac_vhdl.nga

........\....\....\.........\mac_vhdl.nga_par

........\....\....\.........\mac_vhdl.ngc

........\....\....\.........\mac_vhdl.ngd

........\....\....\.........\mac_vhdl.ngm

........\....\....\.........\mac_vhdl.npl

........\....\....\.........\mac_vhdl.pad

........\....\....\.........\mac_vhdl.par

........\....\....\.........\mac_vhdl.pcf

........\....\....\.........\mac_vhdl.prj

........\....\....\.........\mac_vhdl.ptf

........\....\....\.........\mac_vhdl.sprj

........\....\....\.........\mac_vhdl.stx

........\....\....\.........\mac_vhdl.syr

........\....\....\.........\mac_vhdl.twr

........\....\....\.........\mac_vhdl.twx

........\....\....\.........\mac_vhdl.ucf

........\....\....\.........\mac_vhdl.vhd

........\....\....\.........\mac_vhdl.vhdsim_par

........\....\....\.........\mac_vhdl.xpi

........\....\....\.........\mac_vhdl.xst

........\....\....\.........\mac_vhdl._prj

........\....\....\.........\mac_vhdl._sprj

........\....\....\.........\mac_vhdl_last_par.ncd

........\....\....\.........\mac_vhdl_map.ncd

........\....\....\.........\mac_vhdl_ngdbuild.nav

........\....\....\.........\mac_vhdl_sat.vhd

........\....\....\.........\mac_vhdl_tb.fdo

........\....\....\.........\mac_vhdl_tb.jhd

........\....\....\.........\mac_vhdl_tb.tdo

........\....\....\.........\mac_vhdl_tb.udo

........\....\....\.........\mac_vhdl_tb.vhd

........\....\....\.........\mac_vhdl_timesim.sdf

........\....\....\.........\mac_vhdl_timesim.vhd

........\....\....\.........\ngd2vhdl.log

........\....\....\.........\par.opt

........\....\....\.........\run_mac.do

........\....\....\.........\transcript

........\....\....\.........\vsim.wlf

........\....\....\.........\wave_mac.do

........\....\....\.........\work

........\....\....\.........\....\mac_vhdl

........\....\....\.........\....\........\mac_vhdl_arch.dat

........\....\....\.........\....\........\mac_vhdl_arch.psm

........\....\....\.........\....\........\structure.dat

........\....\....\.........\....\........\structure.psm

........\....\....\.........\....\........\_primary.dat

........\....\....\.........\....\mac_vhdl_tb

........\....\....\.........\....\...........\tb_mac_vhdl_arch.dat

........\....\....\.........\....\...........\tb_mac_vhdl_arch.psm

........\....\....\.........\....\...........\_primary.dat

........\....\....\.........\....\roc

........\....\....\.........\....\...\roc_v.dat

........\....\....\.........\....\...\roc_v.psm

........\....\....\.........\....\...\_primary.dat

........\....\....\.........\....\toc

........\....\....\.........\....\...\toc_v.dat

........\....\....\.........\....\...\toc_v.psm

........\....\....\.........\....\...\_primary.dat

........\....\....\.........\....\_info

........\....\....\.........\xst

........\....\....\.........\...\synopsys

........\....\....\.........\...\........\hdpdeps.ref

........\....\....\.........\...\work

........\....\....\.........\...\....\hdpdeps.ref

........\....\....\.........\...\....\sub00

........\....\....\.........\...\....\.....\vhpl00.vho

........\....\....\.........\...\....\.....\vhpl01.vho

........\....\....\.........\...\....\vhdllib.ref

........\....\....\.........\_map.log

........\....\....\.........\_map.rsp

........\....\....\.........\_msim_simBehavVhdlModel.rsp

........\....\....\.........\_msim_simBehavVhdlModel_exewrap.rsp

........\....\....\.........\_msim_simPostRouteVhdlModel.rsp

........\....\....\.........\_msim_simPostRouteVhdlModel_exewrap.rsp