文件名称:Verilog_32bit_Adder
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
32位加法器，使用超前进位的方法，在速度和能耗上做了较好的折中-32bit adder
(系统自动生成,下载前可以参看下载内容)
下载文件列表
testbench\adder_test.v
顶层\adder_top.v
三个底层模块\adder_cell.v
............\adder_inc.v
............\adder_logic.v
testbench
顶层
三个底层模块