文件名称:iic_func_module
介绍说明－－下载内容均来自于网络，请自行研究使用
基于verilog的对eeprom的读写，该eeprom是基于I2C的读取，里面对时序的理解比较独特，大家可以自己揣摩-Based verilog read and write to eeprom, the eeprom is based I2C read inside relatively unique understanding of the timing, we can try to figure out
(系统自动生成,下载前可以参看下载内容)
下载文件列表
iic_func_module\db\iic_func_module.db_info
...............\..\iic_func_module.sld_design_entry.sci
...............\..\logic_util_heursitic.dat
...............\..\prev_cmp_iic_func_module.qmsg
...............\iic_func_module.asm.rpt
...............\iic_func_module.done
...............\iic_func_module.eda.rpt
...............\iic_func_module.fit.rpt
...............\iic_func_module.fit.smsg
...............\iic_func_module.fit.summary
...............\iic_func_module.flow.rpt
...............\iic_func_module.map.rpt
...............\iic_func_module.map.smsg
...............\iic_func_module.map.summary
...............\iic_func_module.pin
...............\iic_func_module.qpf
...............\iic_func_module.qsf
...............\iic_func_module.qws
...............\iic_func_module.sof
...............\iic_func_module.sta.rpt
...............\iic_func_module.sta.summary
...............\iic_func_module.v
...............\iic_func_module.v.bak
...............\iic_func_module_assignment_defaults.qdf
...............\iic_func_module_nativelink_simulation.rpt
...............\.ncremental_db\compiled_partitions\iic_func_module.db_info
...............\..............\...................\iic_func_module.root_partition.cmp.dfp
...............\..............\...................\iic_func_module.root_partition.cmp.kpt
...............\..............\...................\iic_func_module.root_partition.cmp.logdb
...............\..............\...................\iic_func_module.root_partition.map.dpi
...............\..............\...................\iic_func_module.root_partition.map.kpt
...............\..............\README
...............\simulation\modelsim\exp16_demo_wave.do
...............\..........\........\iic_func_module.sft
...............\..........\........\iic_func_module.vo
...............\..........\........\iic_func_module.vt
...............\..........\........\iic_func_module.vt.bak
...............\..........\........\iic_func_module_6_1200mv_0c_slow.vo
...............\..........\........\iic_func_module_6_1200mv_0c_v_slow.sdo
...............\..........\........\iic_func_module_6_1200mv_85c_slow.vo
...............\..........\........\iic_func_module_6_1200mv_85c_v_slow.sdo
...............\..........\........\iic_func_module_min_1200mv_0c_fast.vo
...............\..........\........\iic_func_module_min_1200mv_0c_v_fast.sdo
...............\..........\........\iic_func_module_modelsim.xrf
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak1
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak10
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak11
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak2
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak3
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak4
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak5
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak6
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak7
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak8
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak9
...............\..........\........\iic_func_module_v.sdo
...............\..........\........\modelsim.ini
...............\..........\........\msim_transcript
...............\..........\........\rtl_work\iic_func_module\verilog.prw
...............\..........\........\........\...............\verilog.psm
...............\..........\........\........\...............\_primary.dat
...............\..........\........\........\...............\_primary.dbs
...............\..........\........\........\...............\_primary.vhd
...............\..........\........\........\..............._simulation\verilog.prw
...............\..........\..
...............\..\iic_func_module.sld_design_entry.sci
...............\..\logic_util_heursitic.dat
...............\..\prev_cmp_iic_func_module.qmsg
...............\iic_func_module.asm.rpt
...............\iic_func_module.done
...............\iic_func_module.eda.rpt
...............\iic_func_module.fit.rpt
...............\iic_func_module.fit.smsg
...............\iic_func_module.fit.summary
...............\iic_func_module.flow.rpt
...............\iic_func_module.map.rpt
...............\iic_func_module.map.smsg
...............\iic_func_module.map.summary
...............\iic_func_module.pin
...............\iic_func_module.qpf
...............\iic_func_module.qsf
...............\iic_func_module.qws
...............\iic_func_module.sof
...............\iic_func_module.sta.rpt
...............\iic_func_module.sta.summary
...............\iic_func_module.v
...............\iic_func_module.v.bak
...............\iic_func_module_assignment_defaults.qdf
...............\iic_func_module_nativelink_simulation.rpt
...............\.ncremental_db\compiled_partitions\iic_func_module.db_info
...............\..............\...................\iic_func_module.root_partition.cmp.dfp
...............\..............\...................\iic_func_module.root_partition.cmp.kpt
...............\..............\...................\iic_func_module.root_partition.cmp.logdb
...............\..............\...................\iic_func_module.root_partition.map.dpi
...............\..............\...................\iic_func_module.root_partition.map.kpt
...............\..............\README
...............\simulation\modelsim\exp16_demo_wave.do
...............\..........\........\iic_func_module.sft
...............\..........\........\iic_func_module.vo
...............\..........\........\iic_func_module.vt
...............\..........\........\iic_func_module.vt.bak
...............\..........\........\iic_func_module_6_1200mv_0c_slow.vo
...............\..........\........\iic_func_module_6_1200mv_0c_v_slow.sdo
...............\..........\........\iic_func_module_6_1200mv_85c_slow.vo
...............\..........\........\iic_func_module_6_1200mv_85c_v_slow.sdo
...............\..........\........\iic_func_module_min_1200mv_0c_fast.vo
...............\..........\........\iic_func_module_min_1200mv_0c_v_fast.sdo
...............\..........\........\iic_func_module_modelsim.xrf
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak1
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak10
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak11
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak2
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak3
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak4
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak5
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak6
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak7
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak8
...............\..........\........\iic_func_module_run_msim_rtl_verilog.do.bak9
...............\..........\........\iic_func_module_v.sdo
...............\..........\........\modelsim.ini
...............\..........\........\msim_transcript
...............\..........\........\rtl_work\iic_func_module\verilog.prw
...............\..........\........\........\...............\verilog.psm
...............\..........\........\........\...............\_primary.dat
...............\..........\........\........\...............\_primary.dbs
...............\..........\........\........\...............\_primary.vhd
...............\..........\........\........\..............._simulation\verilog.prw
...............\..........\..