文件名称:33-square-root
介绍说明－－下载内容均来自于网络，请自行研究使用
使用VHDL语言实现33位平方根进位选择加法器，能满足在500M时钟下正确工作，使用DB测试，并通过前仿。-Using VHDL language 33 square root carry select adder, to meet in the 500M clock work correctly, use the DB test, and through imitation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
33 square root\test.vhd
..............\adder.vhd
..............\fulladd.vhd
..............\nadd.vhd
..............\netlist.sdf
..............\netlist.vhd
33 square root