文件名称:vhdl
介绍说明－－下载内容均来自于网络，请自行研究使用
用VHDL语言设计一个串并转换电路。输入1位数据，输出8位数据。
验证：串行输入0、1、1、0、1、0、1、0，使结果输出为01101010
-A serial-to-parallel conversion circuit using VHDL design. Enter a data output 8-bit data. Verification: the serial input 0,1,1,0,1,0,1,0, the results output to 01101010
验证：串行输入0、1、1、0、1、0、1、0，使结果输出为01101010
-A serial-to-parallel conversion circuit using VHDL design. Enter a data output 8-bit data. Verification: the serial input 0,1,1,0,1,0,1,0, the results output to 01101010
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vhdl.txt