文件名称:zynq_base_trd_14_3
- 所属分类：
- 图形图像处理(光照,映射..)
- 资源属性：
- [Text]
- 上传时间：
- 2012-12-07
- 文件大小：
- 39.65mb
- 下载次数：
- 0次
- 提 供 者：
- xush****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
xilinx的视频处理参考Verilog代码-Video Targeted Reference Design On Xilinx FPGA With Verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
zynq_base_trd_14_3
..................\boot_image
..................\..........\system.bit
..................\..........\u-boot.elf
..................\..........\zynq_fsbl.elf
..................\doc
..................\...\LICENSE.GPL3
..................\...\README.txt
..................\hw
..................\..\pa_proj
..................\..\.......\zynq_base_trd.data
..................\..\.......\..................\constrs_1
..................\..\.......\..................\.........\fileset.xml
..................\..\.......\..................\runs
..................\..\.......\..................\....\impl_1.psg
..................\..\.......\..................\....\runs.xml
..................\..\.......\..................\....\synth_1.psg
..................\..\.......\..................\sources_1
..................\..\.......\..................\.........\fileset.xml
..................\..\.......\zynq_base_trd.ppr
..................\..\.......\zynq_base_trd.srcs
..................\..\.......\..................\constrs_1
..................\..\.......\..................\.........\system_stub.ucf
..................\..\.......\..................\sources_1
..................\..\.......\..................\.........\edk
..................\..\.......\..................\.........\...\xps_proj
..................\..\.......\..................\.........\...\........\data
..................\..\.......\..................\.........\...\........\....\ps7_system_prj.xml
..................\..\.......\..................\.........\...\........\pcores
..................\..\.......\..................\.........\...\........\......\axi_tpg_v2_00_c
..................\..\.......\..................\.........\...\........\......\...............\data
..................\..\.......\..................\.........\...\........\......\...............\....\axi_tpg_v2_1_0.mpd
..................\..\.......\..................\.........\...\........\......\...............\....\axi_tpg_v2_1_0.pao
..................\..\.......\..................\.........\...\........\......\...............\hdl
..................\..\.......\..................\.........\...\........\......\...............\...\vhdl
..................\..\.......\..................\.........\...\........\......\...............\...\....\AWGN.vhd
..................\..\.......\..................\.........\...\........\......\...............\...\....\axi_tpg.vhd
..................\..\.......\..................\.........\...\........\......\...............\...\....\tpg_core.vhd
..................\..\.......\..................\.........\...\........\......\...............\...\....\user_logic.vhd
..................\..\.......\..................\.........\...\........\......\...............\...\....\zplate_pkg.vhd
..................\..\.......\..................\.........\...\........\......\...............\...\....\zplate_top.vhd
..................\..\.......\..................\.........\...\........\......\clk_detect_v1_00_a
..................\..\.......\..................\.........\...\........\......\..................\data
..................\..\.......\..................\.........\...\........\......\..................\....\clk_detect_v2_1_0.mpd
..................\..\.......\..................\.........\...\........\......\..................\....\clk_detect_v2_1_0.pao
..................\..\.......\..................\.........\...\........\......\..................\hdl
..................\..\.......\..................\.........\...\........\......\..................\...\vhdl
..................\..\.......\..................\.........\...\........\......\..................\...\....\clk_detect.vhd
..................\..\.......\..................\.........\...\........\......\..................\...\....\user_logic.vhd
..................\..\.......\..................\.........\...\........\......\fmc_imageon_hdmi_in_v1_03_a
..................\..\.......\..................\.........\...\........\......\...........................\data
..................\..\.......\..................\.........\...\........\....