文件名称:Calculate_module

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-30
  • 文件大小:
  • 3.11mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 李**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

使用Verilog语言编写的计算器,能实现10以下2个数的加法和乘法运算。

-Calculator using Verilog language, number 10 addition and multiplication.
(系统自动生成,下载前可以参看下载内容)

下载文件列表





Calculate_module

................\Clock_module.asm.rpt

................\Clock_module.cdf

................\Clock_module.done

................\Clock_module.dpf

................\Clock_module.eda.rpt

................\Clock_module.fit.rpt

................\Clock_module.fit.smsg

................\Clock_module.fit.summary

................\Clock_module.flow.rpt

................\Clock_module.jdi

................\Clock_module.map.rpt

................\Clock_module.map.smsg

................\Clock_module.map.summary

................\Clock_module.pin

................\Clock_module.pof

................\Clock_module.qpf

................\Clock_module.qsf

................\Clock_module.qws

................\Clock_module.sof

................\Clock_module.tan.rpt

................\Clock_module.tan.summary

................\Clock_module.v

................\Clock_module.v.bak

................\Counter_module

................\..............\Counter_module.v

................\..............\Counter_module.v.bak

................\Key_Interface

................\.............\debounce_module2.v

................\.............\debounce_module2.v.bak

................\.............\delay_module.v

................\.............\detect_module.v

................\.............\transcript

................\Menu_Interface

................\..............\Menu_module.v

................\..............\Menu_module.v.bak

................\SMG_module

................\..........\SMG_interface.v

................\..........\SMG_interface.v.bak

................\..........\number_mod_module.v

................\..........\number_mod_module.v.bak

................\..........\smg_encoder_module

................\..........\..................\smg_encoder_module.v

................\..........\..................\smg_encoder_module.v.bak

................\..........\smg_scan_module

................\..........\...............\smg_scan_module.v

................\..........\...............\smg_scan_module.v.bak

................\db

................\..\Clock_module.asm.qmsg

................\..\Clock_module.asm_labs.ddb

................\..\Clock_module.cbx.xml

................\..\Clock_module.cmp.bpm

................\..\Clock_module.cmp.cdb

................\..\Clock_module.cmp.ecobp

................\..\Clock_module.cmp.hdb

................\..\Clock_module.cmp.kpt

................\..\Clock_module.cmp.logdb

................\..\Clock_module.cmp.rdb

................\..\Clock_module.cmp.tdb

................\..\Clock_module.cmp0.ddb

................\..\Clock_module.cmp2.ddb

................\..\Clock_module.cmp_merge.kpt

................\..\Clock_module.db_info

................\..\Clock_module.eco.cdb

................\..\Clock_module.eda.qmsg

................\..\Clock_module.fit.qmsg

................\..\Clock_module.hier_info

................\..\Clock_module.hif

................\..\Clock_module.lpc.html

................\..\Clock_module.lpc.rdb

................\..\Clock_module.lpc.txt

................\..\Clock_module.map.bpm

................\..\Clock_module.map.cdb

................\..\Clock_module.map.ecobp

................\..\Clock_module.map.hdb

................\..\Clock_module.map.kpt

................\..\Clock_module.map.logdb

................\..\Clock_module.map.qmsg

................\..\Clock_module.map_bb.cdb

................\..\Clock_module.map_bb.hdb

................\..\Clock_module.map_bb.logdb

................\..\Clock_module.pre_map.cdb

................\..\Clock_module.pre_map.hdb

................\..\Clock_module.rpp.qmsg

................\..\Clock_module.rtlv.hdb

................\..\Clock_module.rtlv_sg.cdb

................\..\Clock_module.rtlv_sg_swap.cdb

................\..\Clock_module.sgate.rvd

................\..\Clock_module.sgate_sm.rvd

................\..\Clock_module.sgdiff.cdb

................\..\Clock_module.sgdiff.hdb

................\..\Clock_module.sld_design_entry.sci

................\..\Clock_module.sld_design_entry_dsc.sci

................\..\Clock_module.smp_dump.txt

................\..\Clock_module.syn_hier_info

................\..\Clock_module.tan.qmsg

................\..\C

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org