文件名称:ROM_RTL
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 41kb
- 下载次数：
- 0次
- 提 供 者：
- LeeGan******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog Source File
In the Quartus10.0 can be run this source code.
In the Quartus10.0 can be run this source code.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ROM_RTL\Verilog\rom_rtl.log
.......\.......\rom_rtl.script
.......\.......\.synopsys_dc.setup
.......\.......\rom_rtl.v
.......\.......\M1_files\rom_rtl.sxnf
.......\.......\........\rom_rtl.ncf
.......\.......\........\command.his
.......\.......\........\ngdbuild.log
.......\.......\........\netlist.lst
.......\.......\........\rom_rtl.ngo
.......\.......\........\rom_rtl.ngd
.......\.......\........\rom_rtl.bld
.......\.......\........\map.mrp
.......\.......\........\map.ngm
.......\.......\........\rom_rtl.pcf
.......\.......\........\map.ncd
.......\.......\........\map.pcf
.......\.......\........\rom_rtl.par
.......\.......\........\rom_rtl.ncd
.......\.......\........\rom_rtl.dly
.......\.......\........\rom_rtl.pad
.......\.......\........\rom_rtl.twr
.......\.......\........\time_sim.alf
.......\.......\........\time_sim.nga
.......\.......\........\time_sim.v
.......\.......\........\time_sim.sdf
.......\.......\........\time_sim.tv
.......\.......\........\time_sim.pin
.......\.......\........\rom_rtl.bgn
.......\.......\........\rom_rtl.drc
.......\.......\........\rom_rtl.bit
.......\.......\command.log
.......\.......\rom_rtl.fpga
.......\.......\rom_rtl.timing
.......\.......\rom_rtl.sxnf
.......\.......\rom_rtl.db
.......\.......\rom_rtl.ncf
.......\.......\dc2ncf.log
.......\.......\rom_rtl.dc
.......\.......\rom_rtl.rar
.......\.......\M1_files
.......\Verilog
ROM_RTL
.......\.......\rom_rtl.script
.......\.......\.synopsys_dc.setup
.......\.......\rom_rtl.v
.......\.......\M1_files\rom_rtl.sxnf
.......\.......\........\rom_rtl.ncf
.......\.......\........\command.his
.......\.......\........\ngdbuild.log
.......\.......\........\netlist.lst
.......\.......\........\rom_rtl.ngo
.......\.......\........\rom_rtl.ngd
.......\.......\........\rom_rtl.bld
.......\.......\........\map.mrp
.......\.......\........\map.ngm
.......\.......\........\rom_rtl.pcf
.......\.......\........\map.ncd
.......\.......\........\map.pcf
.......\.......\........\rom_rtl.par
.......\.......\........\rom_rtl.ncd
.......\.......\........\rom_rtl.dly
.......\.......\........\rom_rtl.pad
.......\.......\........\rom_rtl.twr
.......\.......\........\time_sim.alf
.......\.......\........\time_sim.nga
.......\.......\........\time_sim.v
.......\.......\........\time_sim.sdf
.......\.......\........\time_sim.tv
.......\.......\........\time_sim.pin
.......\.......\........\rom_rtl.bgn
.......\.......\........\rom_rtl.drc
.......\.......\........\rom_rtl.bit
.......\.......\command.log
.......\.......\rom_rtl.fpga
.......\.......\rom_rtl.timing
.......\.......\rom_rtl.sxnf
.......\.......\rom_rtl.db
.......\.......\rom_rtl.ncf
.......\.......\dc2ncf.log
.......\.......\rom_rtl.dc
.......\.......\rom_rtl.rar
.......\.......\M1_files
.......\Verilog
ROM_RTL