文件名称:Design-of-LDPC-codes-on-FPGA
介绍说明－－下载内容均来自于网络，请自行研究使用
小论文《基于FPGA的（3,6）LDPC码并行译码器设计与实现》实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器-Design and Implementation of Parallel Architectures
Decoder for（3,6）LDPC Codes Based on FPGA
code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(StatixⅡ-EP2S30F484C3)
of Altera
Decoder for（3,6）LDPC Codes Based on FPGA
code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(StatixⅡ-EP2S30F484C3)
of Altera
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| 基于FPGA 的（3 | 6）LDPC 码并行译码器设计与实现.pdf |