文件名称:verilog_lecture
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog basic useful for verilog beginners.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog_lecture\lab\lab1\add16.v
...............\...\lab1
...............\...\....0\test_pli.v
...............\...\.....\veriuser.c
...............\...\lab10
...............\...\...4\clk_chain.sdf
...............\...\....\clk_chain.v
...............\...\lab4
...............\...\...5\case.v
...............\...\....\design.sdf
...............\...\....\design.v
...............\...\....\ifthen.v
...............\...\....\multi_bit_access.v
...............\...\....\single_word_access.v
...............\...\lab5
...............\...\...9\violation.v
...............\...\lab9
...............\lab
...............\..._solution\lab1\add16.v
...............\............\lab1
...............\............\...2\add16.v
...............\............\....\mulitplier.v
...............\............\....\mulitplier_add.v
...............\............\....\top.v
...............\............\lab2
...............\............\...3\lab3.v
...............\............\lab3
...............\............\...4\clk_chain.sdf
...............\............\....\clk_chain.v
...............\............\lab4
...............\............\...5\case.v
...............\............\....\design.sdf
...............\............\....\design.v
...............\............\....\ifthen.v
...............\............\....\multi_bit_access.v
...............\............\....\single_word_access.v
...............\............\lab5
...............\............\...6\add16.v
...............\............\....\mulitplier_add.v
...............\............\....\top.v
...............\............\lab6
...............\............\...7\binary\state.v
...............\............\....\......\top.v
...............\............\....\binary
...............\............\....\one-hot\state_onehot.v
...............\............\....\.......\top_onehot.v
...............\............\....\one-hot
...............\............\lab7
...............\............\...8\initial.v
...............\............\lab8
...............\............\...9\mux2.v
...............\............\....\violation.v
...............\............\lab9
...............\lab_solution
...............\verilog_lecture.ppt
verilog_lecture
...............\...\lab1
...............\...\....0\test_pli.v
...............\...\.....\veriuser.c
...............\...\lab10
...............\...\...4\clk_chain.sdf
...............\...\....\clk_chain.v
...............\...\lab4
...............\...\...5\case.v
...............\...\....\design.sdf
...............\...\....\design.v
...............\...\....\ifthen.v
...............\...\....\multi_bit_access.v
...............\...\....\single_word_access.v
...............\...\lab5
...............\...\...9\violation.v
...............\...\lab9
...............\lab
...............\..._solution\lab1\add16.v
...............\............\lab1
...............\............\...2\add16.v
...............\............\....\mulitplier.v
...............\............\....\mulitplier_add.v
...............\............\....\top.v
...............\............\lab2
...............\............\...3\lab3.v
...............\............\lab3
...............\............\...4\clk_chain.sdf
...............\............\....\clk_chain.v
...............\............\lab4
...............\............\...5\case.v
...............\............\....\design.sdf
...............\............\....\design.v
...............\............\....\ifthen.v
...............\............\....\multi_bit_access.v
...............\............\....\single_word_access.v
...............\............\lab5
...............\............\...6\add16.v
...............\............\....\mulitplier_add.v
...............\............\....\top.v
...............\............\lab6
...............\............\...7\binary\state.v
...............\............\....\......\top.v
...............\............\....\binary
...............\............\....\one-hot\state_onehot.v
...............\............\....\.......\top_onehot.v
...............\............\....\one-hot
...............\............\lab7
...............\............\...8\initial.v
...............\............\lab8
...............\............\...9\mux2.v
...............\............\....\violation.v
...............\............\lab9
...............\lab_solution
...............\verilog_lecture.ppt
verilog_lecture