收藏

文件名称:Traffic-Light-Control-VHDL

  • 所属分类：
  • VHDL编程
  • 资源属性：
  • 上传时间：
  • 2012-11-26
  • 文件大小：
  • 819kb
  • 下载次数：
  • 0次
  • 提 供 者：
  • 陈*
  • 相关连接：
  • 无
  • 下载说明：
  • 别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容均来自于网络，请自行研究使用

实现东西南北四向交通灯控制。。1.东西主干道、南北支干道方向各有一组红，黄，绿灯用于指挥交通，主干道东西方向红、黄、绿灯的持续时间分别为30s，5s，50s；支干道南北方向红、黄、绿灯的持续时间分别为50s，5s，30s。 2.当有紧急情况（如消防车）时两个方向均为红灯亮，计时停止，数据清零，当特殊情况结束后，控制器恢复原来状态，正常工作。

3.以倒计时方式显示两个方向允许通行或禁止通行的时间。

-traffic light controller..VHDL ..Altium Designer 9..
(系统自动生成,下载前可以参看下载内容)

下载文件列表

新建文件夹 (3)\FPGA_Project1.PrjFpg

..............\FPGA_Project1.PrjFpgStructure

..............\History\FPGA_Project1.~(1).PrjFpg.Zip

..............\.......\FPGA_Project1.~(2).PrjFpg.Zip

..............\.......\FPGA_Project1.~(3).PrjFpg.Zip

..............\.......\Sheet1.~(1).SchDoc.Zip

..............\.......\Sheet1.~(2).SchDoc.Zip

..............\.......\Sheet1.~(3).SchDoc.Zip

..............\.......\Sheet1.~(4).SchDoc.Zip

..............\.......\Sheet1.~(5).SchDoc.Zip

..............\.......\Sheet1.~(6).SchDoc.Zip

..............\.......\Sheet1.~(7).SchDoc.Zip

..............\.......\Sheet1.~(8).SchDoc.Zip

..............\.......\VHDL1.~(1).Vhd.Zip

..............\.......\VHDL1.~(10).Vhd.Zip

..............\.......\VHDL1.~(11).Vhd.Zip

..............\.......\VHDL1.~(12).Vhd.Zip

..............\.......\VHDL1.~(13).Vhd.Zip

..............\.......\VHDL1.~(14).Vhd.Zip

..............\.......\VHDL1.~(15).Vhd.Zip

..............\.......\VHDL1.~(16).Vhd.Zip

..............\.......\VHDL1.~(17).Vhd.Zip

..............\.......\VHDL1.~(18).Vhd.Zip

..............\.......\VHDL1.~(19).Vhd.Zip

..............\.......\VHDL1.~(2).Vhd.Zip

..............\.......\VHDL1.~(20).Vhd.Zip

..............\.......\VHDL1.~(21).Vhd.Zip

..............\.......\VHDL1.~(22).Vhd.Zip

..............\.......\VHDL1.~(23).Vhd.Zip

..............\.......\VHDL1.~(24).Vhd.Zip

..............\.......\VHDL1.~(25).Vhd.Zip

..............\.......\VHDL1.~(26).Vhd.Zip

..............\.......\VHDL1.~(27).Vhd.Zip

..............\.......\VHDL1.~(28).Vhd.Zip

..............\.......\VHDL1.~(29).Vhd.Zip

..............\.......\VHDL1.~(3).Vhd.Zip

..............\.......\VHDL1.~(30).Vhd.Zip

..............\.......\VHDL1.~(31).Vhd.Zip

..............\.......\VHDL1.~(32).Vhd.Zip

..............\.......\VHDL1.~(33).Vhd.Zip

..............\.......\VHDL1.~(34).Vhd.Zip

..............\.......\VHDL1.~(35).Vhd.Zip

..............\.......\VHDL1.~(36).Vhd.Zip

..............\.......\VHDL1.~(37).Vhd.Zip

..............\.......\VHDL1.~(38).Vhd.Zip

..............\.......\VHDL1.~(39).Vhd.Zip

..............\.......\VHDL1.~(4).Vhd.Zip

..............\.......\VHDL1.~(40).Vhd.Zip

..............\.......\VHDL1.~(5).Vhd.Zip

..............\.......\VHDL1.~(6).Vhd.Zip

..............\.......\VHDL1.~(7).Vhd.Zip

..............\.......\VHDL1.~(8).Vhd.Zip

..............\.......\VHDL1.~(9).Vhd.Zip

..............\ProjectOutputs\Default - All Constraints\FPGA_Project1.bfl

..............\..............\.........................\fpga_project1.bgn

..............\..............\.........................\fpga_project1.bit

..............\..............\.........................\fpga_project1.bld

..............\..............\.........................\FPGA_Project1.edf

..............\..............\.........................\FPGA_Project1.FlwCmp

..............\..............\.........................\FPGA_Project1.mof

..............\..............\.........................\FPGA_Project1.mpf

..............\..............\.........................\fpga_project1.ncd

..............\..............\.........................\fpga_project1.ngd

..............\..............\.........................\FPGA_Project1.npl

..............\..............\.........................\fpga_project1.pad

..............\..............\.........................\fpga_project1.par

..............\..............\.........................\fpga_project1.rbt

..............\..............\.........................\fpga_project1.twr

..............\..............\.........................\FPGA_Project1.ucf

..............\..............\.........................\fpga_project1.xpi

..............\..............\.........................\FPGA_Project1.~.bit

..............\..............\.........................\FPGA_Project1.~.ncd

..............\..............\.........................\FPGA_Project1.~.ngd

..............\..............\.........................\FPGA_Project1_BUILD.UCF

..............\..............\.........................\fpga_project1_cclk.bgn

..............\..............\.........................\fpga_project1_cclk.bit

..............\..............\....................

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 请直接用浏览器下载本站内容，不要使用迅雷之类的下载软件，用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*主　　题：
*内　　容：
*验 证 码：

源码中国 www.ymcn.org