文件名称:FIR-filter-VHDL-code
介绍说明－－下载内容均来自于网络，请自行研究使用
基于FPGA的17阶FIR滤波器VHDL代码。文件附带了FIR数字滤波器理论的介绍。-FPGA-based 17-order FIR filter VHDL code. File with the FIR digital filter theory introduction.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FIR滤波器VHDL代码\EDA.doc
.................\fir\add121313.bsf
.................\...\add121313.vhd
.................\...\add121414.bsf
.................\...\add121414.vhd
.................\...\add121616.bsf
.................\...\add121616.vhd
.................\...\add141616.bsf
.................\...\add141616.vhd
.................\...\add888.bsf
.................\...\add888.vhd
.................\...\add889.bsf
.................\...\add889.vhd
.................\...\cmp_state.ini
.................\...\db\fir-sim.vwf
.................\...\..\fir.cbx.xml
.................\...\..\fir.cmp.logdb
.................\...\..\fir.cmp.rdb
.................\...\..\fir.dbp
.................\...\..\fir.db_info
.................\...\..\fir.eco.cdb
.................\...\..\fir.fit.qmsg
.................\...\..\fir.hier_info
.................\...\..\fir.hif
.................\...\..\fir.map.cdb
.................\...\..\fir.map.hdb
.................\...\..\fir.map.logdb
.................\...\..\fir.map.qmsg
.................\...\..\fir.pre_map.cdb
.................\...\..\fir.pre_map.hdb
.................\...\..\fir.psp
.................\...\..\fir.rtlv.hdb
.................\...\..\fir.rtlv_sg.cdb
.................\...\..\fir.rtlv_sg_swap.cdb
.................\...\..\fir.sgdiff.cdb
.................\...\..\fir.sgdiff.hdb
.................\...\..\fir.sld_design_entry.sci
.................\...\..\fir.sld_design_entry_dsc.sci
.................\...\..\fir.syn_hier_info
.................\...\..\fir_cmp.qrpt
.................\...\..\fir_hier_info
.................\...\..\fir_sim.qrpt
.................\...\..\fir_syn_hier_info
.................\...\..\wed.zsf
.................\...\dff15.bsf
.................\...\dff15.vhd
.................\...\dff8.bsf
.................\...\dff8.vhd
.................\...\dff89.bsf
.................\...\dff89.vhd
.................\...\fir.asm.rpt
.................\...\fir.bdf
.................\...\fir.done
.................\...\fir.fit.eqn
.................\...\fir.fit.rpt
.................\...\fir.flow.rpt
.................\...\fir.map.eqn
.................\...\fir.map.rpt
.................\...\fir.map.summary
.................\...\fir.pin
.................\...\fir.pof
.................\...\fir.qpf
.................\...\fir.qsf
.................\...\fir.qws
.................\...\fir.sim.rpt
.................\...\fir.sof
.................\...\fir.tan.rpt
.................\...\fir.tan.summary
.................\...\fir.vwf
.................\...\fir_assignment_defaults.qdf
.................\...\mult12.bsf
.................\...\mult12.vhd
.................\...\mult13.bsf
.................\...\mult13.vhd
.................\...\mult14.bsf
.................\...\mult14.vhd
.................\...\mult162.bsf
.................\...\mult162.vhd
.................\...\mult18.bsf
.................\...\mult18.vhd
.................\...\mult242.bsf
.................\...\mult242.vhd
.................\...\mult29.bsf
.................\...\mult29.vhd
.................\...\mult52.bsf
.................\...\mult52.vhd
.................\...\sim.cfg
.................\...\sub131314.bsf
.................\...\sub131314.vhd
.................\...\sub141616.bsf
.................\...\sub141616.vhd
.................\~$EDA.doc
.................\~WRL0005.tmp
.................\说明.txt
.................\fir\db
.................\fir
FIR滤波器VHDL代码
.................\fir\add121313.bsf
.................\...\add121313.vhd
.................\...\add121414.bsf
.................\...\add121414.vhd
.................\...\add121616.bsf
.................\...\add121616.vhd
.................\...\add141616.bsf
.................\...\add141616.vhd
.................\...\add888.bsf
.................\...\add888.vhd
.................\...\add889.bsf
.................\...\add889.vhd
.................\...\cmp_state.ini
.................\...\db\fir-sim.vwf
.................\...\..\fir.cbx.xml
.................\...\..\fir.cmp.logdb
.................\...\..\fir.cmp.rdb
.................\...\..\fir.dbp
.................\...\..\fir.db_info
.................\...\..\fir.eco.cdb
.................\...\..\fir.fit.qmsg
.................\...\..\fir.hier_info
.................\...\..\fir.hif
.................\...\..\fir.map.cdb
.................\...\..\fir.map.hdb
.................\...\..\fir.map.logdb
.................\...\..\fir.map.qmsg
.................\...\..\fir.pre_map.cdb
.................\...\..\fir.pre_map.hdb
.................\...\..\fir.psp
.................\...\..\fir.rtlv.hdb
.................\...\..\fir.rtlv_sg.cdb
.................\...\..\fir.rtlv_sg_swap.cdb
.................\...\..\fir.sgdiff.cdb
.................\...\..\fir.sgdiff.hdb
.................\...\..\fir.sld_design_entry.sci
.................\...\..\fir.sld_design_entry_dsc.sci
.................\...\..\fir.syn_hier_info
.................\...\..\fir_cmp.qrpt
.................\...\..\fir_hier_info
.................\...\..\fir_sim.qrpt
.................\...\..\fir_syn_hier_info
.................\...\..\wed.zsf
.................\...\dff15.bsf
.................\...\dff15.vhd
.................\...\dff8.bsf
.................\...\dff8.vhd
.................\...\dff89.bsf
.................\...\dff89.vhd
.................\...\fir.asm.rpt
.................\...\fir.bdf
.................\...\fir.done
.................\...\fir.fit.eqn
.................\...\fir.fit.rpt
.................\...\fir.flow.rpt
.................\...\fir.map.eqn
.................\...\fir.map.rpt
.................\...\fir.map.summary
.................\...\fir.pin
.................\...\fir.pof
.................\...\fir.qpf
.................\...\fir.qsf
.................\...\fir.qws
.................\...\fir.sim.rpt
.................\...\fir.sof
.................\...\fir.tan.rpt
.................\...\fir.tan.summary
.................\...\fir.vwf
.................\...\fir_assignment_defaults.qdf
.................\...\mult12.bsf
.................\...\mult12.vhd
.................\...\mult13.bsf
.................\...\mult13.vhd
.................\...\mult14.bsf
.................\...\mult14.vhd
.................\...\mult162.bsf
.................\...\mult162.vhd
.................\...\mult18.bsf
.................\...\mult18.vhd
.................\...\mult242.bsf
.................\...\mult242.vhd
.................\...\mult29.bsf
.................\...\mult29.vhd
.................\...\mult52.bsf
.................\...\mult52.vhd
.................\...\sim.cfg
.................\...\sub131314.bsf
.................\...\sub131314.vhd
.................\...\sub141616.bsf
.................\...\sub141616.vhd
.................\~$EDA.doc
.................\~WRL0005.tmp
.................\说明.txt
.................\fir\db
.................\fir
FIR滤波器VHDL代码