文件名称:sclock

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 94kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

一个verilog实现的秒表程序,项目文件-Verilog implementation of a stopwatch program
(系统自动生成,下载前可以参看下载内容)

下载文件列表

秒表\.sopc_builder\filters.xml

....\db\add_sub_5nh.tdf

....\..\add_sub_6nh.tdf

....\..\add_sub_8eh.tdf

....\..\add_sub_anh.tdf

....\..\add_sub_hch.tdf

....\..\add_sub_plh.tdf

....\..\add_sub_soh.tdf

....\..\prev_cmp_sclock_01.asm.qmsg

....\..\prev_cmp_sclock_01.drc.qmsg

....\..\prev_cmp_sclock_01.fit.qmsg

....\..\prev_cmp_sclock_01.map.qmsg

....\..\prev_cmp_sclock_01.qmsg

....\..\prev_cmp_sclock_01.tan.qmsg

....\..\sclock_01.db_info

....\..\sclock_01.eco.cdb

....\..\sclock_01.sld_design_entry.sci

....\incremental_db\compiled_partitions\sclock_01.root_partition.map.kpt

....\..............\README

....\sclock_01.asm.rpt

....\sclock_01.cdf

....\sclock_01.done

....\sclock_01.dpf

....\sclock_01.drc.rpt

....\sclock_01.fit.rpt

....\sclock_01.fit.summary

....\sclock_01.flow.rpt

....\sclock_01.map.rpt

....\sclock_01.map.smsg

....\sclock_01.map.summary

....\sclock_01.pin

....\sclock_01.pof

....\sclock_01.qpf

....\sclock_01.qsf

....\sclock_01.qws

....\sclock_01.sof

....\sclock_01.tan.rpt

....\sclock_01.tan.summary

....\sclock_01.v

....\sclock_01.v.bak

....\sclock_01_assignment_defaults.qdf

....\sclock_02.v

....\sclock_02.v.bak

....\sclock_03.v

....\sclock_03.v.bak

....\sopc_builder_log.txt

....\waveperl.log

....\incremental_db\compiled_partitions

....\.sopc_builder

....\db

....\incremental_db

秒表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org