文件名称:top_PR
介绍说明－－下载内容均来自于网络，请自行研究使用
用户将使用具有局部重配置能力的ISE 12.1，进行综合HDL模块并完成设计。之后，使用PlanAhead12.1来布局规划设计，并内部调用执行和分析工具，包括：调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束；用Timing Analyzer进行时序分析。最后，用户可以用XUPV5开发板来进行硬件验证，并用iMPACT软件来下载全局和局部比特流。-Top-level design dynamically reconfigurable, static logic design with the design of each module and quickly achieve design
(系统自动生成,下载前可以参看下载内容)
下载文件列表
top_PR.vhd