文件名称:reaction-time_FPGA_Verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
基于FPGA的反应时间测试机——verilog HDL-Based on the reaction time test machine in the FPGA- Verilog the HDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
CODE\antis.v
....\clocker.v
....\counter.v
....\decoder.v
....\fouler.v
....\randomer.v
....\stater.v
....\top.v
....\transcript
CODE
....\clocker.v
....\counter.v
....\decoder.v
....\fouler.v
....\randomer.v
....\stater.v
....\top.v
....\transcript
CODE