文件名称:Bit_synchronization
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
这是一个位同步的FPGA完整代码，是用Verilog写的，其中包括分频、时钟、时钟提取等各模块以及顶层文件，做调制解调的朋友可以-This is a synchronous FPGA complete code is written in Verilog, including frequency, clock, clock extraction module and the top-level file, do the modulation and demodulation of a friend can see.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
位同步\fenpin.txt
......\shizhong.txt
......\tiqu.txt
......\zhengti.txt
......\zuhe.txt
位同步
......\shizhong.txt
......\tiqu.txt
......\zhengti.txt
......\zuhe.txt
位同步